3D-IC中TSV的冗余布局與可測性結構優(yōu)化方法研究.pdf

1、隨著半導體技術的迅猛發(fā)展，集成芯片性能在摩爾定律的指導下不斷提高，尤其是近年來3D集成芯片技術的出現(xiàn)更是在一定意義上打破了摩爾定律，實現(xiàn)了更高層次的集成性能。隨著各大半導體公司逐步推出3D芯片系列產品，其測試方法引起學術界的廣泛關注。尤其是 TSV穿透硅通孔（Through Silicon Via）的出現(xiàn)，更引出了一系列測試問題，由于其成品率相對于現(xiàn)有的集成芯片技術較低，在測試方面更需要新的手段和技術。全文結構采用由底層研究向頂層研究的

2、結構，從 TSV的失效機理入手，研究其失效和修復，之后著眼于頂層整個3D-IC的可測性結構的方向。本文主要介紹了3D集成芯片測試的一些關鍵性問題。
　　第一，針對 TSV的失效，研究在制造過程中由于工藝缺陷而造成的各種 TSV失效機理，針對失效后 TSV的電學外特性進行 RC電路的故障建模，運用Hspice仿真工具模擬典型故障的充放電過程，給出了具體的故障電壓以及發(fā)生故障的位置不同引起的故障電壓偏差。
　　第二，針對 TSV

3、的硬故障設計 TSV冗余結構，根據(jù)此冗余切換結構的特性進行區(qū)塊內部的冗余 TSV的數(shù)量分析，修復率分析以及成品率分析等等。并且在面積開銷及時間開銷等方面綜合評價 TSV冗余結構。通過 TSV冗余數(shù)量和修復率對冗余結構進行綜合分析，芯片成品率與冗余 TSV數(shù)量直接相關，本文方法在面積和時間開銷方面均有降低，結果表明這種 TSV冗余結構能夠覆蓋絕大多數(shù) TSV故障并且將成品率提高到99％，這能夠有效的降低成本。
　　第三，針對測試結構