2023年全國(guó)碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩87頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、多媒體技術(shù)的不斷進(jìn)步對(duì)無線通信系統(tǒng)提出新的要求。當(dāng)前的無線局域網(wǎng)(WLAN,比如802.11a/b/g)已經(jīng)不能滿足日益增長(zhǎng)的傳輸速率要求。60GHz技術(shù)以其頻帶寬、衰減大、抗干擾力強(qiáng)、傳輸安全性高,超高速的數(shù)據(jù)傳輸能力,成為下一代無線通信系統(tǒng)的發(fā)展方向,是學(xué)術(shù)界和工業(yè)界的研究熱點(diǎn)。當(dāng)前,美歐日以及中國(guó)臺(tái)灣的各大高校和研究機(jī)構(gòu)紛紛開展60GHz技術(shù)研究,取得了顯著的成果。自2006年以來,國(guó)外關(guān)于60GHz功率放大器的文獻(xiàn)數(shù)量有了顯著增

2、長(zhǎng),電路性能也大幅提高。然而,相對(duì)于國(guó)外60GHz技術(shù)研究的蓬勃發(fā)展,我國(guó)對(duì)這方面的研究比較少。
   本文總結(jié)了60GHz CMOS功率放大器的研究進(jìn)展,探討CMOS毫米波功率放大器的挑戰(zhàn)和設(shè)計(jì)考慮,并對(duì)60GHz功率放大電路進(jìn)行研究與設(shè)計(jì)。其內(nèi)容簡(jiǎn)述如下:
   (1)本文調(diào)研了60GHz CMOS功率放大器的相關(guān)文獻(xiàn),歸納出電路的典型結(jié)構(gòu)及技術(shù)指標(biāo)。截止至2010年,IEEE可見報(bào)道的60GHz CMOS功率放大器

3、的飽和輸出功率從2006年的8dBm提高到2010年的將近20dBm;功率增益從2006年的5.2dB提高到2009年的32.4dB;P1dB從2006年的6.4dBm提高到2010年的18.2dBm;PAE從2006年的7%提高到2010年的26%。
   (2)針對(duì)CMOS工藝下毫米波電路設(shè)計(jì)的挑戰(zhàn),本文進(jìn)行較為深入的調(diào)研并詳細(xì)探討毫米波電路設(shè)計(jì)的方法。早期的60GHz技術(shù)主要采用化合物半導(dǎo)體(GaAs或InP)工藝實(shí)現(xiàn),隨

4、著半導(dǎo)體技術(shù)進(jìn)步CMOS工藝設(shè)計(jì)毫米波集成電路成為可能。然而,通過CMOS工藝設(shè)計(jì)毫米波電路還存在諸多挑戰(zhàn)。在毫米波頻段CMOS工藝高損耗、低品質(zhì)因數(shù)的無源器件是電路設(shè)計(jì)的瓶頸。工藝廠商提供的器件模型不適用于毫米波頻段,使得模型的精準(zhǔn)性成為電路設(shè)計(jì)的最大挑戰(zhàn)。同時(shí),納米的CMOS工藝使得晶體管柵氧化層更加減薄,供電電壓和擊穿電壓也越來越低,限制了毫米波電路的輸出功率使得電路設(shè)計(jì)需要與功率增益進(jìn)行權(quán)衡。版圖優(yōu)化設(shè)計(jì)和電磁場(chǎng)仿真決定著芯片最

5、后的性能,也同樣至關(guān)重要。因此,毫米波電路設(shè)計(jì)時(shí)需要有區(qū)別于傳統(tǒng)射頻電路的方法。
   (3)設(shè)計(jì)了兩種基于IBM90nm CMOS工藝的60GHz功率放大器,一種是用G-CPW實(shí)現(xiàn)小感值電感的單端結(jié)構(gòu),另一種是通過變壓器耦合及“電容單向化技術(shù)”的差分結(jié)構(gòu)。由于器件和金屬連線的寄生效應(yīng)隨著頻率的升高而越來來越顯著,傳統(tǒng)的射頻功率放大器設(shè)計(jì)中可以忽視的一些寄生效應(yīng)已經(jīng)不能被忽略。本文的單端結(jié)構(gòu)電路設(shè)計(jì)時(shí)就考慮寄生效應(yīng)的影響,采用C

6、PW來實(shí)現(xiàn)金屬線互連并將Bond Pad(已仿真得到寄生參數(shù))帶入電路的仿真。另外,本電路采用G-CPW實(shí)現(xiàn)小感值的電感,克服了工藝廠商提供的CMOS器件模型精確性不高的問題,并且利用CPW的寄生阻抗保證了電路的穩(wěn)定性。電路芯片面積為1.2mm×0.7mm,目前已流片。本文的差分結(jié)構(gòu)電路通過變壓器實(shí)現(xiàn)信號(hào)耦合、阻抗匹配,并在第二級(jí)電路的MOS管之間添加一對(duì)交叉電容以抵消MOS管寄生電容CGD的反饋,實(shí)現(xiàn)電路信號(hào)的“單向化”。該“電容單向

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論