和差通道數(shù)據(jù)采集與處理機(jī)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、和差通道數(shù)據(jù)采集與處理機(jī)是單脈沖全相參雷達(dá)數(shù)字接收機(jī)的重要組成部分，對(duì)于數(shù)字接收機(jī)距離分辨力、速度測量精度、角度測量精度提高具有關(guān)鍵作用。其核心設(shè)計(jì)目標(biāo)是實(shí)現(xiàn)穩(wěn)定性高、信號(hào)完整性好、數(shù)據(jù)帶寬大、數(shù)據(jù)處理能力強(qiáng)，高精度和高采樣率的信號(hào)處理板。
　　 本論文根據(jù)實(shí)際科研項(xiàng)目要求，設(shè)計(jì)和研制了單脈沖全相參雷達(dá)和差通道數(shù)字接收機(jī)。包括數(shù)字接收機(jī)的方案設(shè)計(jì)、信號(hào)處理板的方案設(shè)計(jì)及硬件實(shí)現(xiàn)、FPGA程序的編寫、軟硬件的調(diào)試，及系統(tǒng)調(diào)試，主要

2、工作如下：
　　 1.根據(jù)單脈沖全相參雷達(dá)系統(tǒng)要求，設(shè)計(jì)數(shù)字接收機(jī)系統(tǒng)方案，確定各模塊功能。
　　 2.根據(jù)信號(hào)處理板功能要求、性能指標(biāo)，本文設(shè)計(jì)了14bit/80MSPS雙通道采樣的信號(hào)處理板。
　　 3.研究了影響信號(hào)完整性的主要因素，給出從器件布局、信號(hào)走線等方面的解決辦法，改善了信號(hào)完整性。
　　 4.設(shè)計(jì)了數(shù)字下變頻的FPGA程序，完成從數(shù)字下變頻的matlab功能仿真，到verilog程序?qū)崿F(xiàn)