雷達(dá)信號源中的DDS雜散抑制研究.pdf

1、雷達(dá)信號源在雷達(dá)系統(tǒng)設(shè)計(jì)中占有重要地位，其信號的性能對雷達(dá)的測距精度、分辨率、抗干擾能力、目標(biāo)識別等有很大的影響。直接數(shù)字頻率合成技術(shù)DDS(Direct Digital Frequency Synthesizer)由于其輸出頻率豐富、頻率間隔小、轉(zhuǎn)換時(shí)間短、相位連續(xù)和多波形輸出的優(yōu)點(diǎn)使其在雷達(dá)信號源的設(shè)計(jì)中成為主流技術(shù)。但是由于目前數(shù)字器件的工作速度限制和 DDS自身結(jié)構(gòu)方面的缺陷，DDS輸出雜散性能差，在一定程度上限制了其應(yīng)用。因此

2、，研究 DDS雜散輸出的特點(diǎn)、性能、分布規(guī)律及其對應(yīng)的雜散抑制方法，對研制應(yīng)用新一代高性能雷達(dá)信號源和軍事國防方面有重大的意義。
　　針對DDS的原理和結(jié)構(gòu)特點(diǎn)，利用離散傅里葉變換法，推導(dǎo)出理想情況下和非理想情況下 DDS輸出頻譜的特性，找出雜散來源，對相位截?cái)嗾`差和幅度量化誤差做出數(shù)學(xué)定性分析，對數(shù)模轉(zhuǎn)換非理想特性做出一般描述，找出其對DDS頻譜輸出的影響規(guī)律，在不同條件下通過 Matlab軟件仿真出 DDS輸出頻譜的特性，直觀

3、的看出主譜信號和雜散信號的特點(diǎn)和規(guī)律。針對雜散的分布特性，采用了一些雜散抑制方法對 DDS設(shè)計(jì)進(jìn)行改進(jìn)，從理論和實(shí)際仿真中驗(yàn)證了這些方法抑制雜散的有效性。通過相位抖動注入法來平均雜散幅度量，可以很好的抑制相位截?cái)嚯s散的輸出。利用延時(shí)疊加法可以有效的降低底部噪聲，提高信噪比。在一定條件限制下改進(jìn)的波形 ROM存儲方式和相位累加器結(jié)構(gòu)可以有效提高信噪比。最主要的是對坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)(Cordic)算法進(jìn)行了分析和研究，對其改進(jìn)后用于 DD

4、S的設(shè)計(jì)中，能夠得到頻譜純、雜散低、失真小、穩(wěn)定度好的波形，通過仿真看出其對雜散抑制作用的明顯性和優(yōu)越性。
　　結(jié)合FPGA(Field Programmable Gate Array)，利用VHDL語言，采用原理圖輸入和文本輸入相結(jié)合方法，對相關(guān)雜散抑制方法進(jìn)行硬件描述，設(shè)計(jì)出改進(jìn)后的DDS。綜合編譯和仿真后能夠得到多波形輸出和調(diào)制波形輸出。最后，利用 Protel軟件設(shè)計(jì)出數(shù)模轉(zhuǎn)換電路和低通濾波電路，通過 Multisim10