基于短路關鍵面積的版圖優(yōu)化方法研究.pdf

1、隨著現代科技的發(fā)展，集成電路（IC，Integrated Circuit）制造技術不斷應用到生產生活的各個方面，功能的不斷完善和強大推進其設計工藝向納米節(jié)點邁進，如何保證電路功能可靠性及較高的成品率成為研究的熱點。通過減少關鍵面積實現版圖優(yōu)化和依靠引入冗余通孔達到減小通孔失效的不良影響，是保障電路成品率以及可靠性的重要手段。本文對基于短路關鍵面積（SCA，Short Critical Area）的版圖線網優(yōu)化和通孔優(yōu)化做了系統(tǒng)研究并取得

2、一定成果。
　　本文首先研究了IC版圖格式，在IC版圖的自動設計方面，計算機技術帶來了速度和質量上的提升，IC版圖的不同存儲格式為自動設計軟件提供了信息交流的途徑，在版圖文件預處理階段，本文首先利用版圖繪制軟件從包含版圖完整信息的原始 GDSII格式文件中提取具有連接關系的三層版圖層，將其分別轉換為實驗需要的CIF格式文件，便于后期對版圖進行分析和優(yōu)化。
　　在電路設計制造過程中，缺陷分布是隨機的，為了精確地減小由隨機缺陷引

3、起的版圖 SCA，本文提出了基于線網可優(yōu)化空間的版圖優(yōu)化方法。首先以圖像形式讀取版圖信息，對版圖文件進行去噪及二值化處理，并記錄線網在版圖上的位置信息，利用圖像形態(tài)學方法，用結構元素模擬隨機缺陷，通過逐步改變結構元素值確定各線網的可優(yōu)化空間；然后依據缺陷使線網產生的SCA值判定優(yōu)化順序；最后根據線網優(yōu)化順序和可優(yōu)化空間，完成版圖線網的自動優(yōu)化。實驗結果表明，該方法能實現對小區(qū)域SCA的精確優(yōu)化，實現了增量SCA可控性，而且能減小線網優(yōu)化

4、所需的時間，避免了對線網進行整體移動，對版圖精確優(yōu)化具有指導意義。
　　提高冗余通孔插入率是保證電路可靠性的重要方法，也是通孔優(yōu)化的重要目標，借助圖像處理技術，本文分析了不同類型冗余通孔的插入可能帶來的SCA增量，并將SCA增加比率作為約束條件進行通孔的可優(yōu)化性判斷，能有效控制SCA增量，保障了電路性能持續(xù)性。首先分別記錄版圖線網和通孔的位置信息，然后按照設計規(guī)則判斷通孔的待優(yōu)化區(qū)域，根據不同類型冗余通孔的引入優(yōu)先級，對這些待優(yōu)化