基于DVFS技術(shù)的多核處理器性能和功耗預(yù)測(cè)模型研究.pdf

1、隨著半導(dǎo)體工藝技術(shù)的發(fā)展，處理器的片上資源不斷增多。囿于單核結(jié)構(gòu)難以通過(guò)資源的堆砌及主頻的升高繼續(xù)提高性能，且存在功耗升高過(guò)快的問(wèn)題，多核處理器應(yīng)運(yùn)而生，并得到廣泛應(yīng)用。相對(duì)于單核處理器，多核處理器在一定程度上緩解了功耗問(wèn)題，但效果有限。隨著片上資源密度的進(jìn)一步增加，功耗問(wèn)題仍將變得越來(lái)越嚴(yán)重，成為限制處理器進(jìn)一步發(fā)展的瓶頸。因此，功耗問(wèn)題是當(dāng)前多核處理器面臨的首要挑戰(zhàn)。
　　動(dòng)態(tài)電壓頻率調(diào)節(jié)（DVFS）技術(shù)和功耗門(mén)控（PG）技術(shù)

2、是處理器產(chǎn)品用于調(diào)節(jié)性能和功耗的重要手段。DVFS技術(shù)通過(guò)改變處理器的頻率和電壓來(lái)調(diào)節(jié)處理器的性能和功耗。PG技術(shù)通過(guò)對(duì)供電進(jìn)行門(mén)控來(lái)消除空閑處理器核的功耗，通常與線程遷移技術(shù)共同使用。本文探索了DVFS技術(shù)和PG技術(shù)對(duì)商用處理器性能和功耗的影響，并為其建立了性能和功耗預(yù)測(cè)模型。本文提出的模型具有良好的實(shí)用性，可在商用處理器平臺(tái)上，應(yīng)用于以DVFS和PG為手段的性能和功耗調(diào)整策略中。最后，本文以Power Capping場(chǎng)景為例討論了模

3、型的應(yīng)用。本文取得的研究成果如下：
　　1.提出了一種跨越DVFS等級(jí)的性能預(yù)測(cè)模型LL-MAB。LL-MAB模型是Leading Loads方法在商用處理器中的首次實(shí)現(xiàn)。根據(jù)AMD處理器Cache中MSHR部件的特點(diǎn)，利用處理器現(xiàn)有硬件事件，在程序執(zhí)行過(guò)程中通過(guò)性能計(jì)數(shù)器統(tǒng)計(jì)Cache失效中所有Leading Load的累計(jì)時(shí)鐘周期數(shù)。程序的執(zhí)行時(shí)間包括計(jì)算時(shí)間和訪存時(shí)間。通過(guò)Leading Load的總時(shí)鐘周期數(shù)和處理器核的頻

4、率，可以得到訪存時(shí)間。然后，通過(guò)執(zhí)行時(shí)間和訪存時(shí)間，可以得到計(jì)算時(shí)間。最終，通過(guò)訪存時(shí)間、計(jì)算時(shí)間及其它各DVFS等級(jí)的頻率，預(yù)測(cè)該程序在其它各DVFS等級(jí)的執(zhí)行時(shí)間。LL-MAB模型具有易于實(shí)現(xiàn)的特點(diǎn)：無(wú)需進(jìn)行數(shù)據(jù)擬合，且僅占用兩個(gè)性能計(jì)數(shù)器。使用SPEC CPU2006、PARSEC、NPB、Rodinia測(cè)試程序集，在Phenom-II X61090T、Opteron4386、A10-5800K三款A(yù)MD處理器中進(jìn)行實(shí)驗(yàn)，在2倍以

5、上的頻率差異下預(yù)測(cè)程序執(zhí)行時(shí)間，LL-MAB模型的性能預(yù)測(cè)精度在94.7％至97.3%之間。
　　2.提出了一種跨越DVFS等級(jí)的功耗預(yù)測(cè)模型PPEP。在多核處理器中，建立了適用于各個(gè)DVFS等級(jí)的功耗估算模型。功耗估算模型分為兩部分，包括基于溫度的空閑功耗估算模型和基于性能計(jì)數(shù)器的動(dòng)態(tài)功耗估算模型。此后，依據(jù)兩個(gè)實(shí)驗(yàn)觀察（每條指令對(duì)應(yīng)的各硬件事件計(jì)數(shù)值在不同的DVFS等級(jí)之間存在的若干相等關(guān)系），并將功耗估算模型和LL-MAB性

6、能預(yù)測(cè)模型相結(jié)合，得到PPEP功耗預(yù)測(cè)模型。PPEP模型能夠跨越DVFS等級(jí)預(yù)測(cè)處理器的功耗。在AMD FX-8320處理器中，以SPEC CPU2006、PARSEC、NPB組成測(cè)試用例進(jìn)行實(shí)驗(yàn)，在5個(gè)DVFS等級(jí)間相互預(yù)測(cè)各用例的平均功耗，預(yù)測(cè)精度為95.8%。
　　3.提出了一種針對(duì)聚合多線程（CMT）體系結(jié)構(gòu)的性能預(yù)測(cè)模型SCP。CMT體系結(jié)構(gòu)是處理器中硬件多線程的一種實(shí)現(xiàn)方式，首先出現(xiàn)在AMD Bulldozer處理器中

7、。在這類(lèi)處理器中，兩個(gè)硬件線程構(gòu)成一個(gè)計(jì)算單元（CU）。不同于同時(shí)多線程（SMT）體系結(jié)構(gòu)中所有計(jì)算資源都被各硬件線程共享，CMT體系結(jié)構(gòu)為CU中的每個(gè)硬件線程保留了部分私有計(jì)算資源，包括定點(diǎn)計(jì)算單元、L1數(shù)據(jù)Cache等。此外的其它資源，如浮點(diǎn)單元、L1指令Cache、L2 Cache等，被CU中的兩個(gè)硬件線程共享。執(zhí)行程序時(shí)，若一個(gè)線程獨(dú)占CU，則稱為分離態(tài)執(zhí)行方式；若兩個(gè)線程分享CU，則稱為聚合態(tài)執(zhí)行方式。通過(guò)CU間的線程遷移，可

8、以改變程序與硬件資源的映射方式，從而調(diào)節(jié)處理器的性能和功耗。本文利用性能計(jì)數(shù)器監(jiān)測(cè)各線程對(duì)多種共享資源的使用情況，以線性回歸方式建立SCP性能預(yù)測(cè)模型。當(dāng)兩個(gè)線程共享CU運(yùn)行時(shí)，通過(guò)SCP模型可以預(yù)測(cè)它們各自獨(dú)占CU運(yùn)行時(shí)的I PC；反之，當(dāng)兩個(gè)線程各自獨(dú)占CU運(yùn)行時(shí)，通過(guò)SCP模型也可以預(yù)測(cè)它們共享CU運(yùn)行時(shí)的I PC。在AMD FX-8320處理器中，對(duì)29個(gè)SPEC CPU2006程序進(jìn)行兩兩組合，驗(yàn)證SCP模型的預(yù)測(cè)精度。從分離

9、態(tài)至聚合態(tài)的I PC預(yù)測(cè)精度為93.5%；從聚合態(tài)至分離態(tài)的I PC預(yù)測(cè)精度為93.8%。
　　4.提出了一種適用于CMT體系結(jié)構(gòu)、能夠應(yīng)對(duì)DVFS等級(jí)變化及CU間線程遷移的性能及功耗預(yù)測(cè)模型PPEP-SCP。PPEP-SCP模型通過(guò)PPEP模型和SCP模型融合而來(lái)，能夠跨越DVFS等級(jí)，同時(shí)跨越線程的分離態(tài)與聚合態(tài)預(yù)測(cè)處理器性能與功耗。因此，基于PPEP-SCP可以建立能夠同時(shí)利用DVFS、線程遷移+PG這兩種處理器性能和功耗調(diào)

10、節(jié)手段的策略。我們以Power Capping場(chǎng)景為例，建立了基于PPEP-SCP的Power Capping策略，該策略能夠同時(shí)利用上述兩種性能和功耗調(diào)整手段。同時(shí)，我們還建立了基于PPEP的Power Capping策略用于對(duì)比。實(shí)驗(yàn)表明，PPEP-SCP在利用DVFS的同時(shí)，還能通過(guò)線程遷移利用PCUPG技術(shù)來(lái)調(diào)節(jié)處理器性能和功耗。因此，基于PPEP-SCP的Power Capping策略相對(duì)于基于PPEP的Power Cappi