基于FPGA的便攜式數(shù)字存儲示波器設計.pdf

1、隨著科學技術的不斷發(fā)展，各種科學研究中的涉及到的信號測試也越來越多，示波器作為最重要的測試設備，使用場景和功能需求越來越復雜，因此示波器的研發(fā)也必須不斷發(fā)展，通過改善硬件性能和軟件程序以滿足多樣性用戶的不同需求。示波器發(fā)展當中，高性能、便攜式、智能化是數(shù)字存儲示波器研究的重點方向，然而三者往往不可兼得，定制靈活度最高的虛擬示波器需要配合PC機以及復雜的編程環(huán)境使用，讓普通使用者增加了開發(fā)成本，而且移動不方便。
　　基于嵌入式平臺的

2、便攜式數(shù)字示波器由于兼具數(shù)字存儲示波器和數(shù)字萬用表的測量功能和技術特性，而且體積小、重量輕、功耗低，不僅可以滿足室內(nèi)外測試等應用場合，而且其友好的開發(fā)環(huán)境友可滿足特定用戶的個性化需求。另外，基于嵌入式平臺的便攜式數(shù)字示波器成本低廉，可在電子電工課程的培訓教學中作為開發(fā)工具箱使用，幫助電子電工深入理解信號測量原理。
　　嵌入式數(shù)字示波器是近年發(fā)展起來的一種實現(xiàn)數(shù)據(jù)及波形實時顯示的智能終端設備。目前通用的數(shù)字示波器多采用DSP、內(nèi)嵌微

3、處理器型FPGA或DSP+FPGA結構。本文設計的數(shù)字存儲示波器采用MCU+FPGA的結構，以Altera公司低端廉價Cyclone FPGA作為信號采集、處理主要單元，以51單片機作為控制、人機交互主控單元，這種設計是一種功能齊全、性能優(yōu)秀、成本低廉的設計方案，并且可作為一個獨立的嵌入式智能終端開發(fā)箱使用。
　　本文還介紹了分時采樣模塊的設計和FFT變換的設計。通過分時采樣，可以把高頻、快速信號變成低頻、慢速重復信號，從而采集2