基于IEC 61850-9-2的合并單元研究.pdf

1、隨著智能變電站向著小型化、智能化、高可靠性方向發(fā)展,變電站自動(dòng)化系統(tǒng)對(duì)合并單元的性能提出了越來(lái)越高的要求?；贗EC60044-7/8的合并單元通信效率低下,通信方式落后,基于IEC61850-9-1的合并單元采用單向廣播通信方式,通信速率高,但是多個(gè)合并單元之間的數(shù)據(jù)不能共享,跨間隔通訊效率低。IEC61850-9-2標(biāo)準(zhǔn)的靈活性、適應(yīng)性更強(qiáng),數(shù)據(jù)通道、采樣速率等可根據(jù)實(shí)際情況配置,采樣值使用虛擬局域網(wǎng)組播方式進(jìn)行信息傳送,過(guò)程層數(shù)據(jù)

2、可以實(shí)現(xiàn)共享,突破了對(duì)間隔的限制,不同間隔的數(shù)據(jù)可以實(shí)現(xiàn)共享。
　　本文首先針對(duì)IEC61850標(biāo)準(zhǔn)對(duì)合并單元進(jìn)行了信息模型構(gòu)建與通信服務(wù)映射分析,并對(duì)過(guò)程層組網(wǎng)方式進(jìn)行了探討。然后根據(jù)IEC61850-9-2標(biāo)準(zhǔn)的要求設(shè)計(jì)了基于FPGA&ARM9的合并單元,然后詳細(xì)介紹了合并單元的硬件電路與器件選型。接著,詳細(xì)分析了ARM的啟動(dòng)過(guò)程、與FPGA進(jìn)行數(shù)據(jù)交換的實(shí)現(xiàn)過(guò)程、數(shù)字定標(biāo)功能、相位延遲補(bǔ)償方法以及以太網(wǎng)控制芯片底層驅(qū)動(dòng)的開(kāi)發(fā)

3、等。本文還分析了多種同步對(duì)時(shí)方案及其優(yōu)缺點(diǎn),并實(shí)現(xiàn)了合并單元的同步功能,隨后,詳細(xì)介紹了采用verilog硬件描述語(yǔ)言的FPGA設(shè)計(jì)實(shí)現(xiàn)方案,包括高速串行數(shù)據(jù)接收功能的實(shí)現(xiàn),多路數(shù)據(jù)的排序與存取、雙口RAM的讀寫(xiě)等。
　　最后,本文對(duì)合并單元進(jìn)行了性能測(cè)試,對(duì)滿(mǎn)足了9-2標(biāo)準(zhǔn)的報(bào)文在結(jié)構(gòu)上進(jìn)行了詳細(xì)的分析,并針對(duì)采樣通道數(shù)和采樣率的改變對(duì)合并單元裝置做了一系列測(cè)試,驗(yàn)證了其在實(shí)時(shí)性、高速性、互操作性、可靠性等方面的要求,具有一定的