網(wǎng)絡(luò)數(shù)據(jù)流處理與控制模塊的設(shè)計與驗證.pdf

1、隨著集成電路(IC:Integrated Circuit)行業(yè)的發(fā)展,芯片設(shè)計規(guī)模不斷增大,功能也越來越復(fù)雜,使得驗證的難度和重要性日益增大,如今驗證已成為芯片開發(fā)周期的瓶頸。為縮短芯片開發(fā)周期,如何提高芯片的驗證質(zhì)量與效率已經(jīng)成為行業(yè)關(guān)注的重點。本文對當前流行的驗證技術(shù)進行了分析并指出傳統(tǒng)驗證方法學(xué)的缺點。因此非常有必要學(xué)習(xí)和掌握一種高級驗證方法學(xué)的技巧,提高芯片驗證的效率與質(zhì)量,保證芯片設(shè)計的正確性。
　　本文研究的內(nèi)容是設(shè)計

2、一款數(shù)據(jù)幀處理與控制芯片內(nèi)部的CPU接口模塊,并對整個芯片進行功能驗證。在RTL(Register Transfer Level:寄存器傳輸級)設(shè)計環(huán)節(jié),根據(jù)芯片的設(shè)計規(guī)范和功能要求,首先編寫了模塊的詳細設(shè)計方案,確定模塊的接口信號以及內(nèi)部寄存器;然后按照詳細設(shè)計方案進行 RTL編碼。以芯片設(shè)計規(guī)范為標準,提取 Feature(驗證特性)并分解測試點和創(chuàng)建功能覆蓋率模型,用來指導(dǎo)下一步驗證工作的開展。
　　通過對當今業(yè)界流行的VM

3、M(Verification Methodology Manual)驗證方法學(xué)的學(xué)習(xí)和理解,利用SystemVerilog硬件驗證語言(HVL:Hardware Verification Language)在經(jīng)典的VMM驗證架構(gòu)基礎(chǔ)上進行改進,搭建了被測芯片的驗證環(huán)境,并開發(fā)測試用例,使用Synopsys公司的VCS仿真器進行功能仿真驗證。仿真過程中同時使用了覆蓋率驅(qū)動的驗證、可約束隨機測試和定向測試的驗證技術(shù),以代碼覆蓋率、功能覆蓋率