室溫條件下單電子晶體管研究.pdf

1、相比于傳統(tǒng)的CMOS電路，單電子晶體管(single electron transistor, SET)電路具有小尺寸和低功耗等優(yōu)點(diǎn)。當(dāng)前工藝下制備出來(lái)的SET已經(jīng)能在室溫下正常工作，同時(shí)，在制備工藝上，SET逐漸與CMOS兼容，更進(jìn)一步推進(jìn)了SETMOS混合邏輯向?qū)嵱没吔Ｒ虼?，本文分析研究了在室溫條件下SET的新特性，基于SETMOS混合結(jié)構(gòu)設(shè)計(jì)了類(lèi)偽NMOS邏輯和可重構(gòu)邏輯等，主要?jiǎng)?chuàng)新工作體現(xiàn)在：
　　1.改進(jìn)了SET的電

2、導(dǎo)分析模型，并基于改進(jìn)了的電導(dǎo)分析模型對(duì)其電導(dǎo)特性進(jìn)行了初步分析?；诖四Ｐ?，我們對(duì)柵－源、源－漏的電導(dǎo)特性進(jìn)行了驗(yàn)證，其結(jié)果與SET的I-V特性如庫(kù)侖振蕩、庫(kù)侖阻塞和庫(kù)侖臺(tái)階等完全相符。特別地，通過(guò)分析證明，該模型適用于0K< T≤300K下的SET。此外，我們還利用該電導(dǎo)分析模型對(duì)SET負(fù)微分電導(dǎo)進(jìn)行了驗(yàn)證和初步分析。
　　2.提出了能量量子化條件下的SET分析模型，并對(duì)該模型進(jìn)行了驗(yàn)證。從正則理論出發(fā)，計(jì)算出室溫條件下SET

3、的臨界尺寸：存儲(chǔ)器件為6.9nm，邏輯器件為1.7nm；計(jì)算出SET室溫下發(fā)生能量量子化效應(yīng)的臨界尺寸：2.3nm。考慮到能量量子化帶來(lái)的副作用，從室溫下能正常工作的SET的制備已取得的成果中對(duì)避免能量量子化效應(yīng)提出了解決辦法：SETMOS混合邏輯。
　　3.設(shè)計(jì)了基于SETMOS混合結(jié)構(gòu)的類(lèi)偽NMOS邏輯。從偽NMOS邏輯出發(fā)，我們提出了基于SETMOS混合結(jié)構(gòu)的類(lèi)偽NMOS邏輯，給出了它的一般結(jié)構(gòu)，并通過(guò)仿真驗(yàn)證了具有代表性的

4、3輸入混合下拉網(wǎng)絡(luò)類(lèi)偽NMOS邏輯?；陬?lèi)偽NMOS邏輯，我們?cè)O(shè)計(jì)了NAND門(mén)，NOR門(mén)以及n輸入混合PDN門(mén)，對(duì)上述邏輯門(mén)的功能、功耗、延遲、面積和電壓擺幅等功能性能問(wèn)題進(jìn)行了研究，并與利用CMOS邏輯和純SET邏輯實(shí)現(xiàn)上述功能門(mén)在各個(gè)方面進(jìn)行詳實(shí)的比較。我們對(duì)類(lèi)偽NMOS邏輯的多級(jí)電路以及多扇出電路的驅(qū)動(dòng)能力進(jìn)行了研究，結(jié)果顯示類(lèi)偽NMOS邏輯的驅(qū)動(dòng)能力與預(yù)測(cè)一致，并能夠保持電壓擺幅的恒定以及功耗的相對(duì)穩(wěn)定。對(duì)類(lèi)偽NMOS邏輯中的n

5、輸入邏輯門(mén)，只要1個(gè)PMOS、1個(gè)NMOS、n個(gè)SET就能實(shí)現(xiàn)其功能，與CMOS邏輯相比，類(lèi)偽NMOS邏輯節(jié)省了面積，與偽NMOS邏輯相比，類(lèi)偽NMOS邏輯降低了功耗。更為主要的，類(lèi)偽NMOS邏輯對(duì)基于SET的大規(guī)模集成電路設(shè)計(jì)是非常適合的。
　　4.設(shè)計(jì)了基于SETMOS邏輯的可重構(gòu)反相器/緩沖器單元和可重構(gòu)類(lèi)偽NMOS邏輯。我們?cè)O(shè)計(jì)了基于SETMOS邏輯的可重構(gòu)反相器/緩沖器單元，對(duì)該單元進(jìn)行了模擬并獲得了很好的結(jié)果，這是基于

6、SETMOS邏輯進(jìn)行可重構(gòu)設(shè)計(jì)的跨越性的一步，為后續(xù)的可重構(gòu)設(shè)計(jì)奠定了堅(jiān)實(shí)的基礎(chǔ)。根據(jù)可重構(gòu)反相器/緩沖器單元，我們提出了更為一般的基于SETMOS混合結(jié)構(gòu)的可重構(gòu)邏輯，同時(shí)結(jié)合第四章中提出的類(lèi)偽NMOS邏輯，我們將基于SETMOS混合結(jié)構(gòu)的可重構(gòu)邏輯命名為可重構(gòu)類(lèi)偽NMOS邏輯，通過(guò)對(duì)可重構(gòu)類(lèi)偽NMOS邏輯中3輸入代表性電路、多級(jí)電路、多扇出電路的設(shè)計(jì)和模擬，分別研究了其面積、功耗、延遲、電壓擺幅和驅(qū)動(dòng)能力等多項(xiàng)性能指標(biāo)，并與傳統(tǒng)的C

7、MOS邏輯進(jìn)行比較。明顯地，這種可重構(gòu)邏輯能擴(kuò)展到任意的n輸入的情形。在n輸入可重構(gòu)類(lèi)偽NMOS邏輯電路中，通過(guò)電路的可重構(gòu)性和不同的配置，僅僅使用1個(gè)PMOS管、1個(gè)NMOS管和n個(gè)SET最多能實(shí)現(xiàn)2n種邏輯功能，這能大大減少面積和功耗。
　　5.設(shè)計(jì)了可重構(gòu)單SET多輸入邏輯。我們從機(jī)理上對(duì)可重構(gòu)類(lèi)偽NMOS邏輯進(jìn)行研究?；谠摍C(jī)理，我們?cè)O(shè)計(jì)了基于SETMOS混合結(jié)構(gòu)的另一種可重構(gòu)邏輯：可重構(gòu)單SET多輸入邏輯，該種該類(lèi)SET