應(yīng)用定制的粗粒度可重構(gòu)SoC設(shè)計(jì)方法研究.pdf

1、隨著VLSI制造工藝技術(shù)的迅速發(fā)展和SoC（System on a Chip）設(shè)計(jì)方法的不斷進(jìn)步，各類嵌入式 SoC設(shè)備的應(yīng)用功能不斷向多樣化的方向發(fā)展，需要更新的系統(tǒng)設(shè)計(jì)方法，以滿足日益增長(zhǎng)的應(yīng)用對(duì)系統(tǒng)性能的追求。面向應(yīng)用領(lǐng)域的粗粒度可重構(gòu)SoC設(shè)計(jì)方法，融合了可重構(gòu)技術(shù)、可重構(gòu)指令集處理器（RISP）和多核處理器 SoC（MPSoC）等多種設(shè)計(jì)方法，面向特定應(yīng)用領(lǐng)域的程序特征進(jìn)行系統(tǒng)性能的優(yōu)化，在確保性能的前提下，保持了可重構(gòu)硬件靈

2、活可配置的特點(diǎn)，從而更有效地滿足嵌入式領(lǐng)域的不同應(yīng)用要求。目前應(yīng)用定制的粗粒度可重構(gòu)SoC設(shè)計(jì)方法已成為可重構(gòu)SoC領(lǐng)域的研究熱點(diǎn)與難點(diǎn)。
　　本文重點(diǎn)研究了粗粒度可重構(gòu)SoC體系結(jié)構(gòu)設(shè)計(jì)方法的多項(xiàng)關(guān)鍵技術(shù)，完成的主要工作和取得的創(chuàng)新性成果如下：
　?。?）基于體系結(jié)構(gòu)模板的粗粒度可重構(gòu)SoC設(shè)計(jì)方法
　　針對(duì)傳統(tǒng)的面向應(yīng)用領(lǐng)域的多核 SoC體系結(jié)構(gòu)設(shè)計(jì)方法探索空間大、設(shè)計(jì)復(fù)雜度高等問(wèn)題，提出了一種基于模板的粗粒度可重

3、構(gòu)SoC體系結(jié)構(gòu)設(shè)計(jì)方法。體系結(jié)構(gòu)模板分為多核 SoC系統(tǒng)結(jié)構(gòu)模板和粗粒度可重構(gòu)結(jié)構(gòu)模板兩個(gè)層次進(jìn)行構(gòu)建和描述，既能反映應(yīng)用計(jì)算模式特征，又能反映粗粒度可重構(gòu)處理體系結(jié)構(gòu)特征，并且參數(shù)可配置。將模板參數(shù)實(shí)例化，構(gòu)建了面向密碼處理應(yīng)用的多核可重構(gòu)指令集處理器（Multi-RISP）SoC系統(tǒng)，該設(shè)計(jì)方法將RISP的設(shè)計(jì)空間探索限定在一定的范圍內(nèi)，使得RISP在具有專用指令集處理器較強(qiáng)性能的同時(shí)也具有可重構(gòu)技術(shù)靈活的編程特征。
　?。?/p>

4、2）應(yīng)用定制的可重構(gòu)指令集處理器體系結(jié)構(gòu)設(shè)計(jì)
　　對(duì)可重構(gòu)體系結(jié)構(gòu)進(jìn)行應(yīng)用定制是一種有效提升運(yùn)算性能、提高運(yùn)算資源利用效率的方法。本文研究了應(yīng)用特征分析和功能單元的定制方法，提出了一種基于應(yīng)用定制功能單元的可重構(gòu)指令集處理器體系結(jié)構(gòu)。該體系結(jié)構(gòu)采用標(biāo)準(zhǔn)處理單元和應(yīng)用定制處理單元協(xié)同處理的可重構(gòu)流水線結(jié)構(gòu)，可有效節(jié)省可重構(gòu)硬件計(jì)算資源，提高流水線的運(yùn)算速度。面向分組密碼處理完成了可重構(gòu)指令集處理器（BCSRISP）的定制設(shè)計(jì)。實(shí)驗(yàn)結(jié)

5、果表明，相比于只使用基本處理單元 SPE的情況，協(xié)同使用SPE和CFU進(jìn)行密碼算法計(jì)算能獲得良好的加速效果。同時(shí)，為了避免電路版圖和半導(dǎo)體工藝等物理因素帶來(lái)的影響，本文采用功能單元的數(shù)量作為測(cè)度數(shù)據(jù)，分析了資源數(shù)量與性能加速比之間的關(guān)系。
　　（3） Multi-RISP SoC互連架構(gòu)研究及無(wú)緩沖路由器（FBEA-BLESS）設(shè)計(jì)本文首先對(duì)系統(tǒng)結(jié)構(gòu)模板中描述的多種互連策略進(jìn)行對(duì)比分析，并結(jié)合應(yīng)用
　　領(lǐng)域特點(diǎn)和設(shè)計(jì)復(fù)雜性等

6、約束條件，引入Mesh網(wǎng)絡(luò)和交叉開(kāi)關(guān)這兩種片上網(wǎng)絡(luò)互連結(jié)構(gòu)架構(gòu)，完成了Multi-RISP SoC系統(tǒng)的互連架構(gòu)設(shè)計(jì)。針對(duì)應(yīng)用程序的特性和當(dāng)前幾類基準(zhǔn)無(wú)緩沖路由器設(shè)計(jì)中存在路由器延遲大、吞吐量不高、活鎖等問(wèn)題，本文提出了一種基于編碼分配的支持報(bào)片交換的無(wú)緩沖路由器（FBEA-BLESS），減小了路由器的關(guān)鍵路徑延時(shí)，并由于采用了 Go-Stop-Steer（GOSS）機(jī)制，有效地避免了網(wǎng)絡(luò)活鎖現(xiàn)象的發(fā)生。RTL級(jí)代碼綜合結(jié)果和六種合成程

7、序的實(shí)驗(yàn)結(jié)果表明，F(xiàn)BEA-BLESS在吞吐率、零負(fù)載延遲、工作頻率等指標(biāo)上與BLESS-3等比較均有明顯地提升，非常適合在Multi-RISP SoC系統(tǒng)結(jié)構(gòu)設(shè)計(jì)中選用。
　?。?） Multi-RISP SoC的層次化配置存儲(chǔ)器設(shè)計(jì)
　　配置信息的生成效率與質(zhì)量直接影響著粗粒度可重構(gòu)SoC結(jié)構(gòu)的運(yùn)行效果。傳統(tǒng)的方法將配置信息作為一個(gè)整體存儲(chǔ)器，每個(gè)處理單元在需要配置信息都要從該存儲(chǔ)器讀取配置信息，因而運(yùn)行效率低下。本文為

8、面向密碼處理領(lǐng)域的粗粒度可重構(gòu)SoC的配置信息生成方法設(shè)計(jì)了一種層次式的配置信息存儲(chǔ)器結(jié)構(gòu)，實(shí)現(xiàn)了不同層次上的重構(gòu)，將配置信息分為相互獨(dú)立的操作配置信息和互連配置信息存儲(chǔ)器兩部分，最后根據(jù)上下文優(yōu)化配置信息生成。實(shí)驗(yàn)結(jié)果表明，在運(yùn)行性能不變的情況下，本文的配置信息生成方法功耗可以減少23.7％~32.6%。對(duì)于不同的應(yīng)用，當(dāng)應(yīng)用中互連狀態(tài)可以不重構(gòu)時(shí)，配置信息中互連信息所占比例更大，因而會(huì)帶來(lái)更大的功耗改善。
　　（5）面向可視媒