寬帶中頻信號高精度采集1G-12Bits與處理模塊硬件系統(tǒng)設(shè)計.pdf

1、具有高度集成、高處理速度及模塊化等特征的測試系統(tǒng)，是目前測試技術(shù)發(fā)展的趨勢之一?，F(xiàn)代系統(tǒng)的性能及速度的增長，并多以小尺寸高密度硬件電路為設(shè)計目標，使得如何避免高速系統(tǒng)中的噪聲干擾、確保系統(tǒng)的信號完整性成為系統(tǒng)設(shè)計的重要目標。而為增強硬件系統(tǒng)的擴展兼容能力，模塊化集成的設(shè)計方法也漸成主流。
　　結(jié)合高性能寬帶中頻采集與處理模塊的研制，本文首先從反射、串擾、介質(zhì)損耗、電源分配和軌道塌陷、電磁干擾和輻射五個方面，全面分析了該模塊硬件系統(tǒng)

2、的信號完整性問題。在模塊板級設(shè)計分析中，利用IC供應(yīng)商提供的IBIS模型，Mentor公司的板級仿真軟件Hyper lynx，以及Altera公司提供的電源分析工具，從系統(tǒng)的角度，分析解決了該高速系統(tǒng)設(shè)計中所面臨的信號完整性及電源設(shè)計問題。由于硬件系統(tǒng)的信號采樣率達到1 Gsps、采樣位數(shù)為12 bits，為了滿足原始采樣數(shù)據(jù)的實時傳輸要求，設(shè)計中采用了兩個SFP+光模塊以實現(xiàn)高達12 Gbps以上速率的原始采樣數(shù)據(jù)輸出，硬件系統(tǒng)的良好

3、設(shè)計確保了單個SFP+光模塊的最高傳輸速率測試指標達到8.5 Gbps。在測試系統(tǒng)模塊化和通用性設(shè)計方面，選用了基于 FPGA可重配置結(jié)構(gòu)的全新接口標準 FMC/VITA57，通過使用這種高密度高速度的接口將模數(shù)混合的采集模塊與高速處理傳輸模塊徹底分離，使得基于高速FPGA及DSP電路的中頻處理模塊具有較強的擴展兼容能力，靈活地滿足不同測試系統(tǒng)的要求。
　　論文詳細分析了系統(tǒng)各個功能模塊設(shè)計過程，解決了該系統(tǒng)板級設(shè)計中存在的信號完