手機基帶芯片處理器負(fù)載計數(shù)器的設(shè)計與驗證.pdf

1、近兩年，4G技術(shù)的出現(xiàn)和飛速發(fā)展使得智能手機和手機基帶芯片迎來爆發(fā)性的需求和增長。與此同時，摩爾定律的推動讓集成電路制造工藝邁向新的臺階，芯片的集成度和規(guī)模也不斷提升。但是伴隨著基帶芯片上集成更多新的功能和設(shè)計，芯片的面積越來越大，芯片上的晶體管數(shù)也越來越多，在基帶芯片設(shè)計時不得不將功耗和速度、面積、成本等指標(biāo)進行綜合考慮。尤其是對于依賴電池供電的手機來說，低功耗設(shè)計更是基帶芯片設(shè)計中需重點關(guān)注的問題。
　　本文設(shè)計來源于實際手機

2、基帶芯片項目，在寄存器傳輸級完成對低功耗處理器負(fù)載計數(shù)器的設(shè)計和驗證。本文首先敘述了在現(xiàn)今IC設(shè)計中各個層級上經(jīng)常使用的低功耗設(shè)計方法，并將其中的幾種基本技術(shù)用于處理器負(fù)載計數(shù)器的設(shè)計。門控電源技術(shù)能夠可控制地關(guān)斷某些模塊的電源；門控時鐘技術(shù)可以控制邏輯模塊的工作狀態(tài)，減少不必要的時鐘翻轉(zhuǎn)；多電壓多頻率技術(shù)用來給處理器提供可選擇的不同工作電壓和頻率。本文設(shè)計的核心模塊有以下三個：有效周期計數(shù)模塊、平均模塊和閾值檢測模塊。有效周期模塊實現(xiàn)

3、對處理器核工作狀態(tài)的監(jiān)控，得到有效周期數(shù)；平均模塊實現(xiàn)對歷史監(jiān)控數(shù)據(jù)的存儲和求和計算，得到關(guān)鍵調(diào)整步驟對應(yīng)的值；閾值檢測模塊實現(xiàn)將各個調(diào)整步驟對應(yīng)的值與預(yù)設(shè)門限值比較，得到調(diào)整步驟，調(diào)節(jié)處理器核性能等級。最終在不會影響處理器性能的情況下，實現(xiàn)了對多核基帶芯片動態(tài)電壓和頻率調(diào)節(jié)的目的。
　　最后本文完成對設(shè)計模塊的全面功能驗證，首先根據(jù)設(shè)計說明列出詳細(xì)的驗證計劃。在前期驗證中，借助JasperGold工具開始基于斷言的驗證，生成大量

4、標(biāo)準(zhǔn)化語言的斷言檢查負(fù)載計數(shù)器模塊的基本功能和結(jié)構(gòu)，加速開發(fā)過程。后期驗證中會搭建驗證環(huán)境和驗證平臺，編寫驗證案例形成針對驗證功能點的測試激勵，利用Modelsim工具進行仿真，為了實現(xiàn)對設(shè)計功能的全面覆蓋，對驗證初提出的所有功能驗證點遍歷驗證，最終代碼的覆蓋率也達到了項目要求。驗證結(jié)果顯示，低功耗處理器負(fù)載計數(shù)器的設(shè)計能夠根據(jù)處理器核的工作狀態(tài)動態(tài)調(diào)節(jié)其性能等級，最終實現(xiàn)了對CPU核動態(tài)降頻和降壓調(diào)節(jié)的目的，滿足設(shè)計要求。