低成本無(wú)線—光纖接入節(jié)點(diǎn)的硬件設(shè)計(jì).pdf

1、無(wú)線光纖寬帶接入網(wǎng)絡(luò)(WOBAN)提供了一種高速、低成本的面向電信網(wǎng)“最后一公里”的解決方案。WOBAN接入技術(shù)結(jié)合了無(wú)源光網(wǎng)絡(luò)技術(shù)(PON)和無(wú)線網(wǎng)狀網(wǎng)技術(shù)(WMN)，擁有高速大容量、接入方式靈活多樣、組網(wǎng)成本低等優(yōu)勢(shì)。本文選擇用于WOBAN的低成本接入節(jié)點(diǎn)作為研究對(duì)象，完成了一系列的硬件設(shè)計(jì)與實(shí)現(xiàn)工作。同時(shí)，還對(duì)WOBAN中的路由技術(shù)進(jìn)行了較深入的研究。本文的主要研究工作總結(jié)如下:
　　1)設(shè)計(jì)了一種基于Busaker-Gow

2、en的融合性路由算法(BGR)。BGR引入了時(shí)延感知的概念，將最小費(fèi)用最大流問(wèn)題轉(zhuǎn)化為最大化吞吐量最小化平均時(shí)延問(wèn)題。基于Matlab的仿真結(jié)果顯示:與常見的多徑最小跳數(shù)算法(MMHR)相比，BGR能夠以較小的時(shí)延代價(jià)換取較大的網(wǎng)絡(luò)吞吐量性能的提升。
　　2)提出了低成本無(wú)線-光纖接入節(jié)點(diǎn)硬件設(shè)計(jì)方案。該方案分為光接入部分、以太網(wǎng)接入部分和WiFi接入部分。其中，光接入部分采用光收發(fā)器OPEP-33-A4Q1R實(shí)現(xiàn)光電轉(zhuǎn)換，上下行

3、數(shù)據(jù)流經(jīng)SERDES芯片SY87725L串并轉(zhuǎn)換后交由FPGA芯片EP2C20處理;以太網(wǎng)接入部分采用以太網(wǎng)控制芯片DM9000aep和RJ45接口提供4路100M以太網(wǎng)接入，以太網(wǎng)數(shù)據(jù)也在EP2C20中處理;無(wú)線接入部分采用UN5700WiFi模塊，無(wú)線數(shù)據(jù)在ARM處理器S3C2440中封裝，并通過(guò)S3C2440與EP2C20的互連實(shí)現(xiàn)有線接入與無(wú)線接入部分的數(shù)據(jù)交換。在設(shè)計(jì)中充分考慮成本因素，選用工藝成熟的芯片，全板采用SMT表貼工

4、藝，以降低節(jié)點(diǎn)的成本及功耗。
　　3)實(shí)現(xiàn)了低成本無(wú)線-光纖接入節(jié)點(diǎn)硬件，并完成相關(guān)部分的驅(qū)動(dòng)程序設(shè)計(jì)。其中，印制電路板的制作工藝為:4層板，F(xiàn)R-4基材，內(nèi)基銅厚度35um，外基銅厚度18um，板件尺寸327.2×111.2×1.6（長(zhǎng)×寬×高，單位:mm），沉金工藝表面處理。驅(qū)動(dòng)編寫部分基于QuartusⅡ開發(fā)工具，軟件語(yǔ)言是Verilog-HDL，完成了光接入部分的FPGA數(shù)據(jù)接口、DM9000aep的FPGA驅(qū)動(dòng)等關(guān)鍵模塊