基于FPGA的電能質(zhì)量監(jiān)測(cè)儀硬件系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著電力系統(tǒng)規(guī)模越來越大,大量的非線性設(shè)備引起的諧波在造成電能質(zhì)量污染的同時(shí),也影響了電力系統(tǒng)安全運(yùn)行。電力部門和電力用戶對(duì)電能質(zhì)量的關(guān)心程度與日俱增。
　　 本文以此為背景,在對(duì)已有的電能質(zhì)量監(jiān)測(cè)設(shè)備的調(diào)研基礎(chǔ)上,提出了一種基于Xilinx FPGA的電能質(zhì)量監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)方案,并進(jìn)行了實(shí)現(xiàn)。論文對(duì)電能質(zhì)量監(jiān)測(cè)儀硬件平臺(tái)各個(gè)模塊的功能與實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。
　　 本課題采用PROTEL DXP軟件進(jìn)行監(jiān)測(cè)儀硬件平臺(tái)的

2、電路原理圖設(shè)計(jì)和PCB版繪制。整個(gè)監(jiān)測(cè)儀在Xilinx嵌入式開發(fā)環(huán)境EDK下采用SOPC方式實(shí)現(xiàn)FPGA的邏輯設(shè)計(jì)。AD轉(zhuǎn)化器接口電路的IP核設(shè)計(jì)采用Verilog硬件描述語言,利用Xilinx ISE進(jìn)行功能及時(shí)序仿真,并在EDK中實(shí)現(xiàn)了整個(gè)系統(tǒng)整合。
　　 符合測(cè)量范圍的待測(cè)電壓與電流通過信號(hào)調(diào)理后,使用AD芯片進(jìn)行采樣,采樣速率可以達(dá)到基波頻率的128倍。利用鎖相環(huán)倍頻技術(shù),可以實(shí)現(xiàn)8路同步采樣,有效避免頻譜泄漏。利用雙端