可重構(gòu)嵌入式系統(tǒng)調(diào)度算法研究.pdf

1、電子制造技術(shù)的飛速發(fā)展使得電子產(chǎn)品逐漸在千家萬戶普及，同時(shí)人們對(duì)電子產(chǎn)品的功能需求、功耗和體積等方面提出了更高要求，這就使得以FPGA為代表的可重構(gòu)硬件得到了飛速發(fā)展，特別是動(dòng)態(tài)可重構(gòu)技術(shù)在FPGA中得到了廣泛的應(yīng)用，很多人基于FPGA提出了一系列可重構(gòu)系統(tǒng)的調(diào)度算法，目的是讓有限的硬件資源得到最大的優(yōu)化和使用，使系統(tǒng)的實(shí)現(xiàn)和設(shè)計(jì)更有彈性和靈活性。
　　可重構(gòu)硬件是搭建多任務(wù)系統(tǒng)的基礎(chǔ)，這些任務(wù)可以根據(jù)應(yīng)用程序的不同需求與分類使用

2、不同的硬件資源構(gòu)建不同的硬件電路。任務(wù)通常用有向無環(huán)圖來表示，任務(wù)圖由嵌入式處理器來執(zhí)行，而對(duì)處理器來說，密集而繁重的計(jì)算負(fù)荷會(huì)極大地降低系統(tǒng)執(zhí)行效率。針對(duì)該問題，本文提出了一種可重構(gòu)資源硬件調(diào)度器，同時(shí)，將預(yù)取、復(fù)用和替換等技術(shù)與硬件調(diào)度器相結(jié)合，可得到比采用軟件方法更為理想的結(jié)果，而執(zhí)行這些計(jì)算僅僅需要幾個(gè)時(shí)鐘周期。在調(diào)度器的硬件環(huán)境中，在設(shè)計(jì)時(shí)間過程中，對(duì)任務(wù)圖進(jìn)行分析提取一些有用信息，在運(yùn)行時(shí)間階段利用這些信息可獲得接近優(yōu)化的調(diào)