雙通道高速數(shù)據(jù)采集卡的研制.pdf

1、隨著計算機(jī)和微電子技術(shù)的發(fā)展,雷達(dá)、通信等眾多應(yīng)用領(lǐng)域?qū)τ跀?shù)據(jù)采集系統(tǒng)提出了更高的要求,數(shù)據(jù)采集正在向著多通道、高采樣率、高分辨率、大容量存儲和高速傳輸速率方向快速發(fā)展。本文根據(jù)當(dāng)前國內(nèi)外的研究現(xiàn)狀,研制了基于PCI總線的雙通道高速數(shù)據(jù)采集卡,可實現(xiàn)雙通道采樣率1GSa/s,單通道采樣率2GSa/s,8位分辨率以及2GB高速數(shù)據(jù)緩存。
　　本文首先根據(jù)技術(shù)指標(biāo)要求,提出了一種雙通道高速數(shù)據(jù)采集卡的總體方案,并對方案中用到的核心器件

2、進(jìn)行對比選型。其次,采用模塊化設(shè)計的思想,將整個數(shù)據(jù)采集卡分為以下幾個組成模塊:高速數(shù)據(jù)采集模塊、高速數(shù)據(jù)緩存模塊、通信模塊、控制器和電源系統(tǒng)模塊,并對各模塊展開詳細(xì)的設(shè)計。高速數(shù)據(jù)采集模塊包括ADC前端輸入電路、ADC電路和ADC高速時鐘電路三個組成部分,其中前端輸入電路對于輸入的待測信號進(jìn)行調(diào)理,使其滿足ADC輸入信號的要求,高速時鐘電路給ADC提供高質(zhì)量、低抖動的采樣時鐘。高速數(shù)據(jù)緩存模塊采用DDR2 SDRAM內(nèi)存條作為大容量的

3、數(shù)據(jù)緩存器,緩存深度為2GB,數(shù)據(jù)帶寬達(dá)4.272GB/s,可滿足本設(shè)計中數(shù)據(jù)的實時緩存。通信模塊為PCI接口,采用專用接口芯片PCI9054實現(xiàn)數(shù)據(jù)采集卡與上位機(jī)的通信,支持DMA數(shù)據(jù)傳輸。采用高性能的FPGA作為主控制器,實現(xiàn)各模塊的控制。電源系統(tǒng)模塊根據(jù)各部分對電壓和功率的要求,提供準(zhǔn)確、低噪聲的電源。最后,印制電路板(PCB)采用Cadence公司的Allegro軟件進(jìn)行設(shè)計,并對電路板中的關(guān)鍵信號網(wǎng)絡(luò)進(jìn)行仿真分析,確保設(shè)計的可