基于FPGA的CNN自動(dòng)代碼生成設(shè)計(jì)與實(shí)現(xiàn).pdf

1、卷積神經(jīng)網(wǎng)絡(luò)(CNN)是一種非常重要的深度學(xué)習(xí)算法,由于通過(guò)它得到的結(jié)果識(shí)別效率高,因而得到了廣泛的重視,成為眾多科學(xué)領(lǐng)域的研究熱點(diǎn)之一。除此之外,它在很多領(lǐng)域應(yīng)用廣泛,例如物體檢測(cè),圖像識(shí)別等領(lǐng)域。目前,以應(yīng)用為目標(biāo)的深度學(xué)習(xí)相關(guān)算法發(fā)展迅速,這大大拓展了其應(yīng)用的研究領(lǐng)域。
　　一般來(lái)說(shuō),深度學(xué)習(xí)技術(shù)包括兩個(gè)過(guò)程:數(shù)據(jù)訓(xùn)練和數(shù)據(jù)推斷,而這兩個(gè)過(guò)程對(duì)硬件資源的需求不同。GPU適用于數(shù)據(jù)訓(xùn)練階段,而數(shù)據(jù)推斷階段則需要在移動(dòng)設(shè)備上,尤

2、其是FPGA。鑒于FPGA具有高性能、靈活、發(fā)展周期快速等優(yōu)點(diǎn),各種基于FPGA平臺(tái)的深度卷積神經(jīng)網(wǎng)絡(luò)加速器相繼被提出。雖然FPGA加速器已經(jīng)表現(xiàn)出比通用處理器更好的性能,但是在移動(dòng)設(shè)備上加速器設(shè)計(jì)的難度卻并未被降低,尤其是在ARM+FPGA開(kāi)發(fā)板上實(shí)現(xiàn)非常困難。現(xiàn)有CNN加速器在設(shè)計(jì)構(gòu)造過(guò)程中,需要設(shè)計(jì)人員對(duì)CNN各個(gè)模塊進(jìn)行描述,傳統(tǒng)的方式是通過(guò)編寫(xiě)代碼或者利用高層次綜合技術(shù)。顯而易見(jiàn),編寫(xiě)代碼過(guò)程不僅難度大,而且還可能因?yàn)槿藶橐蛩?/p>

3、在編寫(xiě)代碼時(shí)產(chǎn)生不必要的錯(cuò)誤,從而導(dǎo)致開(kāi)發(fā)周期長(zhǎng)。這一關(guān)鍵問(wèn)題得不到解決,就會(huì)導(dǎo)致加速器的設(shè)計(jì)難度加大。
　　本文為了克服上述困難,設(shè)計(jì)和實(shí)現(xiàn)了如下內(nèi)容:基于自動(dòng)代碼生成技術(shù)的CNN設(shè)計(jì),其編碼采用OpenCL。由于構(gòu)成不同體系架構(gòu)的CNN模塊代碼基本上是相同的,因此可以將自動(dòng)代碼生成技術(shù)應(yīng)用到硬件卷積神經(jīng)網(wǎng)絡(luò)加速器上。該方法利用自動(dòng)代碼生成器自動(dòng)地生成與卷積神經(jīng)網(wǎng)絡(luò)各模塊相一致的OpenCL代碼,然后再利用FPGA對(duì)生成的Ope