高速互連的信號完整性仿真分析.pdf

1、高速數(shù)字電路研發(fā)過程中,信號完整性越來越受到人們的關(guān)注,成為設(shè)計中必不可少的組成部分。尤其在PCB設(shè)計階段,大多數(shù)的約束都是建立在信號完整性分析的基礎(chǔ)上。深入理解信號完整性方面的知識,有助于更為符合實際的約束的制定,同時也是進(jìn)行信號完整性分析的必要條件。為了使PCB設(shè)計盡可能一板成功,尋找相對準(zhǔn)確的仿真模型和使用合理的仿真分析方法,已經(jīng)成為了PCB工程師所應(yīng)具備的基本技能。
　　廣義上講,信號完整性包括由于互連、電源、器件等引起的

2、所有信號質(zhì)量及延時等問題,涉及電磁場、微波、模數(shù)電以及物理材料等學(xué)科的知識,需要設(shè)計者具有良好的知識運用和分析解決問題的能力。信號完整性的基本理論主要有傳輸線、信號回路、時序、反射、串?dāng)_還有電源完整性等方面,是進(jìn)行信號完整性設(shè)計的出發(fā)點。
　　傳統(tǒng)的電路板設(shè)計方式是試錯方式,開發(fā)周期長,成本高,為了縮短產(chǎn)品的開發(fā)周期,本文我們采用了新的設(shè)計思路,提供一個較為完整和合理的仿真流程,同時以仿真為手段,對例程電路板的高速互連部分的信號完

3、整性進(jìn)行分析?；ミB線的阻抗計算、反射和串?dāng)_的仿真分析是制定電路板約束規(guī)則的基本依據(jù),高速電路的時序是保證系統(tǒng)正常使用的關(guān)鍵,所以時序余量的計算是后仿真分析中的必需。目標(biāo)阻抗法是設(shè)計電源去耦網(wǎng)絡(luò)的一個可靠的方法,它是通過控制目標(biāo)阻抗來選擇去耦電容,同時對實際電路板的目標(biāo)阻抗的仿真也驗證了去耦的有效性。信號完整性仿真是設(shè)計的一個環(huán)節(jié)與手段,信號完整性應(yīng)該根據(jù)綜合的仿真結(jié)果進(jìn)行系統(tǒng)化的設(shè)計,平衡各種要求,找到可行的解決方案。
　　本文所