基于IEEE 1394b交叉通道數(shù)據(jù)鏈路FPGA的驗(yàn)證.pdf

1、交叉通道數(shù)據(jù)鏈路(Cross Channel Data Link,CCDL)是余度計(jì)算機(jī)之間進(jìn)行數(shù)據(jù)交換的重要途徑,是保證飛行控制系統(tǒng)正常運(yùn)轉(zhuǎn)的關(guān)鍵部件。采用IEEE1394b串行總線傳輸協(xié)議,保證了信息傳輸?shù)目煽啃?。采?FPGA(現(xiàn)場(chǎng)可編程門陣列)來(lái)實(shí)現(xiàn)余度計(jì)算機(jī)間交叉通道數(shù)據(jù)鏈的傳輸設(shè)計(jì),其傳輸速度快且可靠性高。為了檢驗(yàn)系統(tǒng)發(fā)生故障時(shí)余度計(jì)算機(jī)間性能降級(jí)的動(dòng)態(tài)過(guò)程和交叉通道數(shù)據(jù)鏈路能正常工作,本文對(duì)設(shè)計(jì)的交叉通道數(shù)據(jù)鏈路構(gòu)建可靠性

2、模型,對(duì)其功能進(jìn)行檢驗(yàn)。
　　本文分析了IEEE1394協(xié)議(包括IEEE1394b),重點(diǎn)介紹了交叉通道數(shù)據(jù)鏈路涉及IEEE1394b協(xié)議的相關(guān)知識(shí)。分析了虛擬仿真驗(yàn)證技術(shù)和FPGA原型驗(yàn)證技術(shù),并從兩種驗(yàn)證方法入手分別搭建了驗(yàn)證環(huán)境,最終完成了對(duì)該交叉通道數(shù)據(jù)鏈路FPGA的充分完備驗(yàn)證,具體完成工作包括以下幾個(gè)方面:
　　1)分析并研究IEEE1394協(xié)議,并基于該協(xié)議展開(kāi)對(duì)CCDL的驗(yàn)證工作;
　　2)對(duì)本文的驗(yàn)

3、證對(duì)象CCDL FPGA的體系結(jié)構(gòu)、功能進(jìn)行了介紹;
　　3)對(duì)虛擬仿真驗(yàn)證和 FPGA原型驗(yàn)證技術(shù)進(jìn)行了研究,分別從其概念、技術(shù)優(yōu)勢(shì)、局限性三個(gè)方面進(jìn)行了詳細(xì)的分析。并結(jié)合以上分析確定采用虛擬仿真驗(yàn)證和FPGA原型驗(yàn)證相結(jié)合來(lái)完成對(duì)該CCDL FPGA的充分完備驗(yàn)證。根據(jù)其各自的驗(yàn)證原理分別搭建虛擬仿真驗(yàn)證平臺(tái)和 FPGA原型驗(yàn)證平臺(tái),開(kāi)發(fā)相應(yīng)測(cè)試環(huán)境和測(cè)試用例,對(duì)該CCDL進(jìn)行虛擬仿真和FPGA原型驗(yàn)證,最終實(shí)現(xiàn)了在虛擬仿真和