雷達信號處理脈沖壓縮的設計與實現(xiàn).pdf

1、脈沖壓縮處理是脈沖壓縮體制雷達信號處理系統(tǒng)的關鍵組成部分,目前雷達信號的脈沖壓縮處理大都采用DSP或FPGA來實現(xiàn),它們不僅成本高,而且越來越難以滿足現(xiàn)代雷達信號系統(tǒng)的實時性要求。隨著超大規(guī)模集成電路技術的飛速發(fā)展,單芯片上可集成的運算邏輯和存儲單元大大增加,芯片的處理能力不斷提高,完全可以滿足雷達信號處理的實時性要求,而且雷達信號處理的單芯片集成在降低成本的同時也大大提高了整個系統(tǒng)的可靠性。因此,研究雷達信號處理的ASIC實現(xiàn)方法是必

2、要且有價值的。
　　本論文主要研究了雷達信號處理系統(tǒng)中脈沖壓縮技術的ASIC實現(xiàn)方法。首先對線性調(diào)頻信號的脈沖壓縮算法進行了研究和分析;然后結(jié)合本論文的研究目標和設計要求,設計了一種基于數(shù)據(jù)分段處理的脈沖壓縮處理方法,并針對這種處理方法提出了一種參數(shù)可配置的脈沖壓縮ASIC實現(xiàn)結(jié)構(gòu),該處理方法和電路結(jié)構(gòu)在保證數(shù)據(jù)處理能力的同時,也大大減小了電路的面積開銷;最后采用結(jié)構(gòu)化、模塊化的設計方法完成了該脈沖壓縮電路的RTL級設計。