FPGA的遠(yuǎn)程升級(jí)研究及應(yīng)用.pdf

1、隨著FPGA（Field Programmable Gate Array）的應(yīng)用越來(lái)越廣泛和基于SRAM工藝的FPGA通過(guò)修改配置存儲(chǔ)器即可方便實(shí)現(xiàn)系統(tǒng)升級(jí)，設(shè)計(jì)人員一直在尋求實(shí)現(xiàn)FPGA系統(tǒng)升級(jí)尤其是系統(tǒng)遠(yuǎn)程升級(jí)的方案。目前已經(jīng)提出了基于單片機(jī)、ARM、CPLD或者是主控FPGA的遠(yuǎn)程升級(jí)方案，但是這些方案都需要外部控制器對(duì)待配置FPGA芯片進(jìn)行配置控制，增加了電路設(shè)計(jì)的復(fù)雜度和配置出錯(cuò)的幾率，同時(shí)也提高了系統(tǒng)設(shè)計(jì)的成本。
　　

2、針對(duì)以上方案存在的不足，本文提出了一種通過(guò)TCP/IP協(xié)議實(shí)現(xiàn)遠(yuǎn)程升級(jí)數(shù)據(jù)的傳輸，在單片F(xiàn)PGA芯片上實(shí)現(xiàn)系統(tǒng)升級(jí)的方案。對(duì)于本方案的研究，論文主要完成了以下的工作：
　?。?）系統(tǒng)總體方案設(shè)計(jì)
　　分析TCP/IP協(xié)議進(jìn)行遠(yuǎn)程升級(jí)數(shù)據(jù)傳輸?shù)能浻布枨螅罱K選用了嵌入式SOPC+μC/OS-II+LwIP的總體設(shè)計(jì)方案；并完成了SOPC片上系統(tǒng)的組建、μC/OS-II精簡(jiǎn)指令集實(shí)時(shí)操作系統(tǒng)和LwIP協(xié)議棧在Nios II C

3、PU的移植；在eclipse軟件中編寫(xiě)了相應(yīng)的測(cè)試代碼，通過(guò)JTAG調(diào)試工具在Nios II console窗口顯示測(cè)試結(jié)果，驗(yàn)證了移植的正確性；
　　（2）系統(tǒng)硬件平臺(tái)設(shè)計(jì)
　　分析了 FPGA遠(yuǎn)程升級(jí)系統(tǒng)和自身功能系統(tǒng)的對(duì)資源的需求，對(duì)硬件電路進(jìn)行了模塊劃分，并選擇合適的芯片，在Altium designer軟件中完成了原理圖設(shè)計(jì)、PCB電路圖設(shè)計(jì)；對(duì)設(shè)計(jì)完成的電路板進(jìn)行了焊接和測(cè)試，解決了設(shè)計(jì)中的問(wèn)題，實(shí)現(xiàn)了硬件平臺(tái)的

4、正常工作；
　?。?）以太網(wǎng)收發(fā)芯片IP核的設(shè)計(jì)
　　用硬件描述語(yǔ)言設(shè)計(jì)了以太網(wǎng)收發(fā)芯片MAC子層通信的IP核代碼，在Qsys工具中實(shí)現(xiàn)了IP組件的生成；在eclipse軟件中，通過(guò)PC機(jī)與設(shè)計(jì)的IP組件進(jìn)行通信，在Nios II console窗口中顯示獲取到的結(jié)果，從而驗(yàn)證了設(shè)計(jì)的正確性。
　?。?）集成設(shè)計(jì)的各個(gè)部分，驗(yàn)證系統(tǒng)設(shè)計(jì)的功能
　　把設(shè)計(jì)的各個(gè)功能部分集成在一個(gè)系統(tǒng)中，設(shè)計(jì)了遠(yuǎn)程系統(tǒng)升級(jí)的流程，編