高速電磁暫態(tài)仿真系統(tǒng)的設(shè)計(jì)與硬件實(shí)現(xiàn).pdf

1、電磁暫態(tài)仿真系統(tǒng)能夠模擬電網(wǎng)的實(shí)際運(yùn)行情況，對電網(wǎng)系統(tǒng)中可能出現(xiàn)的故障問題進(jìn)行重現(xiàn)和分析。實(shí)時(shí)電磁暫態(tài)仿真系統(tǒng)可以有效模擬電網(wǎng)實(shí)際工作時(shí)的動(dòng)態(tài)響應(yīng)，是維持電力系統(tǒng)穩(wěn)定性和安全評估的基礎(chǔ)。隨著電網(wǎng)仿真規(guī)模的擴(kuò)大以及電力電子器件對系統(tǒng)頻率響應(yīng)范圍的增長，對相應(yīng)電磁暫態(tài)仿真系統(tǒng)的實(shí)時(shí)性以及計(jì)算復(fù)雜度提出更高的挑戰(zhàn)。目前的數(shù)字仿真系統(tǒng)主要采用大量并行處理器以及高性能DSP，然而處理器間通信與數(shù)據(jù)交互速度以及數(shù)值穩(wěn)定性問題制約了其對更大規(guī)模電網(wǎng)仿

2、真的支持。FPGA相對于并行處理器的優(yōu)勢在于有更高的對外通訊速率，且可以靈活配置大量計(jì)算單元同時(shí)進(jìn)行運(yùn)算，適合進(jìn)行實(shí)時(shí)性要求高，計(jì)算量大的工作任務(wù)。因此有越來越多的研究者開始關(guān)注采用FPGA解決大規(guī)模電網(wǎng)仿真實(shí)時(shí)性問題。
　　針對目前數(shù)字仿真系統(tǒng)實(shí)時(shí)性不足，以及所支持電網(wǎng)規(guī)模較小的缺點(diǎn)，本文提出了基于FPGA的高速電磁暫態(tài)仿真系統(tǒng)。在實(shí)時(shí)性方面，本文所設(shè)計(jì)的高速仿真系統(tǒng)對于大規(guī)模電網(wǎng)仿真可達(dá)到2 us的仿真步長，相比于目前大部分?jǐn)?shù)

3、字仿真系統(tǒng)10 us以上的仿真步長大幅提高。本文選取適用于多速率仿真系統(tǒng)的EMTP(Electro-Magnetic Transient Program)電磁暫態(tài)數(shù)值算法進(jìn)行系統(tǒng)設(shè)計(jì)。通過采用并行、深度流水硬件結(jié)構(gòu)并且利用FPGA片上大量計(jì)算單元，本系統(tǒng)可支持最大74節(jié)點(diǎn)規(guī)模的子網(wǎng)仿真并支持電阻、電容、電感串聯(lián)元件，單相、雙向繞阻變壓器，可控電壓電流源以及各類開關(guān)元件的雙精度浮點(diǎn)計(jì)算。在對于不同電力元件仿真計(jì)算的硬件設(shè)計(jì)過程中兼顧處理延

4、時(shí)與資源消耗，大幅提高仿真效率。此外針對元件更新產(chǎn)生的節(jié)點(diǎn)歷史電流注入計(jì)算，本文提出的硬件處理結(jié)構(gòu)可有效應(yīng)對該問題實(shí)時(shí)性要求高，靈活性大，無規(guī)律可遵循的特點(diǎn)。
　　在FPGA開發(fā)板上的實(shí)現(xiàn)結(jié)果顯示，系統(tǒng)可以在125 MHz的時(shí)鐘頻率下運(yùn)行，單個(gè)步長處理占用250時(shí)鐘周期，可達(dá)到2 us的小步長實(shí)時(shí)性要求。此外系統(tǒng)的硬件資源消耗情況合理，共占用FPGA開發(fā)板72.78％的邏輯運(yùn)算資源，完全可支持74節(jié)點(diǎn)大規(guī)模電網(wǎng)的仿真。與其它同類型