基于亞字并行技術(shù)的128位SIMD算術(shù)單元設(shè)計.pdf

1、在現(xiàn)代處理器設(shè)計中，隨著多媒體處理、DSP信號處理、3D圖形處理的廣泛應(yīng)用，支持SIMD計算的向量運算單元越來越突出其重要的地位。向量運算單元往往具有較大的實現(xiàn)面積，同時大多也處于計算的關(guān)鍵路徑之中，其設(shè)計方案直接影響著整個CPU的性能。本文針對IBM的POWER處理器的128位SIMD復(fù)雜向量算術(shù)（Vector Complex）指令架構(gòu)，給出了一種高性能的基于亞字并行技術(shù)的實現(xiàn)方案。
　　本文的128位SIMD算術(shù)單元兼容POW

2、ER指令集中的27條向量類指令，包括向量乘、向量乘加/乘累加和向量累加3大類指令，支持定點飽和操作，運算過程在6個時鐘周期內(nèi)完成。本設(shè)計由3大部分組成：亞字并行乘加器、選擇部件和累加器，其中設(shè)計的核心部件是亞字并行乘加器。根據(jù)指令集的功能，SIMD算術(shù)單元需要實現(xiàn)4個32-bit的亞字并行乘加器。每個乘加器支持1個32×32-bit，2個16×16-bit或者4個8×8-bit的有符號/無符號操作，其中在8-bit模式下還支持混合符號（

3、有符號×無符號）操作，并且在16-bit模式下支持有符號操作的飽和判斷。本文對亞字并行乘加器的關(guān)鍵部件進行了詳細的設(shè)計，每個部件都給出了多種實現(xiàn)方法。部分積生成部件給出了2種實現(xiàn)方法，其中，混合亞字并行法的實現(xiàn)不用考慮進位鏈的傳播，相應(yīng)的壓縮器和加法器也得到簡化，電路邏輯簡單；布思選擇法可以使部分積的數(shù)目減少一半，大大減少壓縮時電路的時延。壓縮部件的實現(xiàn)，首先對3-2壓縮器和4-2壓縮器進行改進使其適應(yīng)3種模式的壓縮，并采用改進型的Wa

4、llace樹型結(jié)構(gòu)進行壓縮，壓縮部件只需增加少量控制邏輯就能在支持多種模式的同時而不增加額外的時延。加法器的結(jié)構(gòu)選擇了綜合性能突出的LF并行前綴加法器，對其采用進位截斷機制實現(xiàn)亞字并行功能。飽和判斷部分，給出了基礎(chǔ)加減法飽和判斷方法，并對其經(jīng)行了優(yōu)化，接著分析了乘加運算預(yù)判斷溢出技術(shù)，并結(jié)合指令集給出了適合本設(shè)計的飽和判斷方法。按照本文給出的亞字并行技術(shù)，可以以較小的實現(xiàn)代價完成任意位寬的高性能乘/乘加單元。本設(shè)計為6級流水線結(jié)構(gòu)，使用