基于FPGA的Ku波段雷達(dá)信號(hào)模擬器控制模塊設(shè)計(jì)與實(shí)現(xiàn).pdf

1、雷達(dá)測(cè)試系統(tǒng),是用來測(cè)試?yán)走_(dá)系統(tǒng)性能,評(píng)估雷達(dá)工作狀態(tài)的系統(tǒng)。雷達(dá)測(cè)試系統(tǒng)的測(cè)試信號(hào)源可以產(chǎn)生雷達(dá)在各種工作環(huán)境下可能接收到的回波信號(hào)的精確重現(xiàn)并用模擬回波信號(hào)測(cè)試?yán)走_(dá)各個(gè)子系統(tǒng)和整體系統(tǒng)的性能或工作情況,是雷達(dá)測(cè)試系統(tǒng)的核心。
　　本文詳細(xì)介紹基于FPGA的Ku波段的雷達(dá)測(cè)試信號(hào)源頻綜器控制系統(tǒng)研制過程。系統(tǒng)硬件實(shí)現(xiàn)采用了6層PCB板設(shè)計(jì),仔細(xì)考慮了對(duì)系統(tǒng)性能有較大影響的電源模塊,FPGA配置模塊,控制接口等方面的電路設(shè)計(jì)和實(shí)現(xiàn)

2、。
　　頻綜模塊采用Verilog編寫控制模塊。串口模塊運(yùn)用了嵌入式軟核(Microblaze)技術(shù)來實(shí)現(xiàn)。根據(jù)系統(tǒng)從低頻時(shí)鐘域向高頻時(shí)鐘域發(fā)送數(shù)據(jù)的特點(diǎn),系統(tǒng)采用了觸發(fā)器級(jí)聯(lián)和FIFO緩存的方式解決數(shù)據(jù)跨時(shí)鐘域傳輸?shù)耐交瘑栴}。系統(tǒng)的時(shí)序生成控制部分使用了模塊化的設(shè)計(jì)思路?？刂茢?shù)據(jù)和控制功能相互隔離,提高配置數(shù)據(jù)使用的靈活性?？刂颇K通過總線的方式連接,由一個(gè)總控模塊調(diào)用各個(gè)模式下所需要的系統(tǒng)的各個(gè)功能模塊,并控制整個(gè)系統(tǒng)的工作