基于FPGA和小波提升算法的語(yǔ)音采集及去噪系統(tǒng)設(shè)計(jì).pdf

1、語(yǔ)音相關(guān)技術(shù)在生產(chǎn)生活和科研中的廣泛應(yīng)用，對(duì)語(yǔ)音的采集速度和處理效果提出了越來(lái)越高的要求。語(yǔ)音信號(hào)在傳輸時(shí)極易被噪聲干擾，往往導(dǎo)致語(yǔ)音信號(hào)的后續(xù)處理出現(xiàn)偏差。因此，對(duì)語(yǔ)音信號(hào)去噪技術(shù)的研究，具有重要的現(xiàn)實(shí)意義。小波分析因其良好的時(shí)頻分析及多分辨率分析特性，能有效的提取出信號(hào)中的有用信息，在語(yǔ)音去噪領(lǐng)域得到了廣泛應(yīng)用。
　　本課題將FPGA芯片的并行處理特性和USB接口的高速數(shù)據(jù)傳輸特性結(jié)合起來(lái)，提升了語(yǔ)音信號(hào)的采集和處理速度。在現(xiàn)

2、有小波去噪算法的基礎(chǔ)上，重點(diǎn)研究了提升小波的閾值去噪算法在語(yǔ)音去噪中的應(yīng)用。通過(guò)選取合適的小波基、分解層數(shù)、閾值處理策略提升小波提升算法的去噪效果，并采用matlab平臺(tái)對(duì)語(yǔ)音去噪系統(tǒng)的去噪效果進(jìn)行了驗(yàn)證。同時(shí)研究了小波去噪算法在硬件上的實(shí)現(xiàn)，在FPGA上設(shè)計(jì)了基于bior2.2提升小波的語(yǔ)音去噪系統(tǒng)。
　　本系統(tǒng)采用DSP Builder和verilog HDL兩種設(shè)計(jì)方式相結(jié)合來(lái)構(gòu)建整個(gè)語(yǔ)音采集及去噪系統(tǒng)的FPGA部分。DSP

3、 Builder架構(gòu)在Matlab/Simlink的圖形化設(shè)計(jì)平臺(tái)上，將算法仿真建模和硬件實(shí)現(xiàn)兩個(gè)設(shè)計(jì)領(lǐng)域連接了起來(lái)。其可以將相應(yīng)的算法在matlab的Simlink中進(jìn)行圖形化的設(shè)計(jì)和仿真，隨后通過(guò)Signal Compiler將模型設(shè)計(jì)文件經(jīng)過(guò)綜合編譯后轉(zhuǎn)換成硬件描述語(yǔ)言下載到FPGA中，完成整個(gè)算法的硬件設(shè)計(jì)。本文正是利用DSP Builder的圖形化設(shè)計(jì)優(yōu)點(diǎn)完成了提升小波閾值去噪模塊的構(gòu)建，縮短了算法的設(shè)計(jì)周期。
　　本論

4、文主要完成了以下幾個(gè)方面的工作:
　　(1)對(duì)小波及其提升小波在語(yǔ)音去噪系統(tǒng)中的應(yīng)用做了研究，并通過(guò)matlab平臺(tái)測(cè)試了小波提升算法去噪性能。
　　(2)用DE2開(kāi)發(fā)板和USB芯片搭建了整個(gè)語(yǔ)音采集及去噪系統(tǒng)的硬件平臺(tái)。
　　(3)完成FPGA內(nèi)的音頻編解碼芯片控制模塊、提升小波去噪算法模塊、USB接口芯片控制模塊等硬件程序的編寫(xiě)。
　　(4)設(shè)計(jì)了USB接口芯片固件程序，通過(guò)固件程序?qū)崿F(xiàn)對(duì)USB芯片工作模式的