高速電路串擾工藝抑制方法及防護布線研究.pdf_第1頁
已閱讀1頁,還剩77頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著高速電路向更高密度、更快工作速度的趨勢發(fā)展,串擾問題愈發(fā)突出,嚴重的串擾噪聲會影響接收端信號的正常判定,導致誤觸發(fā),甚至造成系統(tǒng)的非正常運行。本文從電磁耦合的角度解釋了串擾的形成原理,從電路的角度具體分析了容性耦合與感性耦合過程中產生的后向電壓與前向電壓,并描述了二者與串擾之間的關系?;趯υ撽P系的認識,推導出了近端串擾與遠端串擾電壓波形的一般特征以及近端串擾值和遠端串擾值的表達式,并對近端串擾和遠端串擾飽和長度問題進行了具體分析。

2、由于串擾與耦合參數相關,任何可改變耦合參數的布局結構變化均會影響串擾。通過觀察布局結構對串擾影響的變化規(guī)律,總結出減少串擾噪聲的布局結構特點。但是對于某些應用情況而言,調整布局結構不足以減少足夠的串擾噪聲,此時可采用合理設計的防護布線。然而,傳統(tǒng)的串擾抑制方法在高速電路中限制越來越多。針對這一現狀,本文從工藝與防護布線設計兩個角度分別研究串擾抑制方法。
  1、PCB工藝制造是一個復雜的過程,會產生一定的工藝誤差。由于工藝誤差的存

3、在,實際電路的布局結構與理想設計布局結構發(fā)生偏離,該偏離會在一定程度上影響串擾噪聲。對于特定的研究要求,需要合適的仿真工具以提高研究效率及準確度。通過分析不同電磁求解器的建模特性及研究需求,采用HFSS軟件對高速互連模型進行3D建模仿真,并對HFSS輸出的S參數進行詳細解釋?;谠撃P?,每種工藝參數誤差變化引起的遠端串擾噪聲變化可被量化,進而提出合理的串擾工藝抑制方案,以使成品PCB具有較低的串擾噪聲變化。
  2、僅兩端短路的防

4、護布線在高速電路中不再適用,本文分別討論了介質層覆蓋防護布線結構和階梯式防護布線結構,針對二者的缺陷提出了一種新型的鋸齒式防護布線結構。通過分析傳統(tǒng)布線遠端串擾抑制的原理,找出了影響受害線上遠端串擾噪聲的決定因素。采用改變傳統(tǒng)防護布線外形結構的方式,達到了減少攻擊線與防護布線之間的感性相對耦合度的相對變化量效果。實驗結果表明鋸齒式防護布線串擾抑制效果隨鋸齒塊寬度的增加而更加明顯,實驗采用工藝可制造最大鋸齒塊寬度時可減少40.5%的遠端串

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論