水聲陣列波束形成的FPGA實(shí)現(xiàn)研究.pdf

1、波束形成系統(tǒng)是聲吶處理系統(tǒng)中的一個(gè)重要組成部分，在信號(hào)發(fā)射端其可以通過聚焦發(fā)射信號(hào)能量的方式來提高發(fā)射距離，在信號(hào)接收端其可以提高信噪比、實(shí)現(xiàn)目標(biāo)的定向與跟蹤，因此波束形成的研究對(duì)于水下探測(cè)、水下武器等聲吶處理系統(tǒng)而言意義重大。在非實(shí)時(shí)場(chǎng)合里，人們?cè)诂F(xiàn)場(chǎng)可以只采集數(shù)據(jù)，事后再進(jìn)行數(shù)據(jù)分析;但在實(shí)時(shí)處理場(chǎng)合中波束形成處理就必須在硬件中實(shí)現(xiàn)，且處理速度往往是系統(tǒng)性能的瓶頸所在。
　　在FPGA(Field Programmable G

2、ate Array)得到快速發(fā)展以前，人們主要使用DSP(Digital Signal Processing)、ARM(Advanced RISC Machines)等器件完成波束形成系統(tǒng)的設(shè)計(jì)，這種方法的缺點(diǎn)在于:需要的芯片數(shù)量與種類比較多，導(dǎo)致硬件電路板電路復(fù)雜且造價(jià)高;而且由于器件的CPU核數(shù)量有限、只能順序執(zhí)行而無法流水線式的執(zhí)行任務(wù)等原因又導(dǎo)致了在大規(guī)模陣列信號(hào)處理場(chǎng)合中該類系統(tǒng)的并行度、處理速度并不十分理想。因此在規(guī)模大或性

3、能要求高的場(chǎng)合中，人們開始使用FPGA進(jìn)行系統(tǒng)的設(shè)計(jì)。
　　本文的主要研究目標(biāo)是:設(shè)計(jì)一套包含實(shí)時(shí)波束形成處理的下位機(jī)硬件、實(shí)時(shí)顯示掃描結(jié)果的上位機(jī)軟件在內(nèi)的軟硬件系統(tǒng)，從而可以實(shí)時(shí)的、全方位的掃描水下目標(biāo)。該卜位機(jī)硬件以FPGA為核心，采用“FPGA+AD+USB”的模塊化設(shè)計(jì)方案，利用Verilog語言實(shí)現(xiàn)所有系統(tǒng)功能的方式將能夠在成功提高電路板集成度的同時(shí)，做到實(shí)時(shí)性。
　　本課題的工作主要包括:分析理解并仿真現(xiàn)有多種

4、時(shí)頻域波束形成算法，在此基礎(chǔ)卜深入研究算法的FPGA實(shí)現(xiàn)時(shí)的優(yōu)缺點(diǎn);系統(tǒng)硬件平臺(tái)的規(guī)劃、設(shè)計(jì)及調(diào)試;研究芯片數(shù)據(jù)手冊(cè)并分析芯片工作原理及步驟，然后通過設(shè)計(jì)并利用Verilog實(shí)現(xiàn)正確讀寫時(shí)序來控制芯片;研究分析相移波束形成算法，按照自頂而下分解算法并設(shè)計(jì)模塊時(shí)序，最終完成波束形成算法的實(shí)時(shí)FPGA實(shí)現(xiàn);設(shè)計(jì)并實(shí)現(xiàn)具備USB數(shù)據(jù)接收、數(shù)據(jù)糾錯(cuò)、數(shù)據(jù)解析以及實(shí)時(shí)繪圖功能的上位機(jī)軟件。
　　通過多次的消聲水池實(shí)驗(yàn)既驗(yàn)證了該波束形成系統(tǒng)功