基于UVM的RapidIO交換機芯片驗證平臺設(shè)計.pdf

1、隨著集成電路(Integrated Circuit，IC)功能設(shè)計的復(fù)雜度不斷提高，驗證工作已經(jīng)在設(shè)計流程中占據(jù)主導(dǎo)地位而且傳統(tǒng)的驗證方法已經(jīng)無法滿足現(xiàn)代的設(shè)計需求，因此在功能驗證方面迫切需要一種新的驗證方法。通用驗證方法學(xué)(Universal Verification Methodology，簡稱UVM)是2011年由Cadence、Mentor和Synopsys公司聯(lián)合推出的新一代驗證方法學(xué)。它繼承了驗證方法學(xué)手冊(Verifica

2、tion Methodology Manual，簡稱VMM)和開放驗證方法學(xué)(Open Verification Methodology，簡稱OVM)的優(yōu)點，又克服了各自的缺點，代表了驗證方法學(xué)的發(fā)展方向。
　　本文首先針對RapidIO交換機芯片的結(jié)構(gòu)和功能特點制定了UVM驗證平臺的整體設(shè)計方案。該方案為每個高速端口設(shè)計了一個小的環(huán)境(Env)且該Env封裝了一個輸入代理和一個輸出代理，但沒有參考模型和記分板;另外，所有的小En

3、v都共用同一個參考模型和同一個記分板;最后將這些小的Env、參考模型和記分板封裝在一個大的Env中。然后，根據(jù)該設(shè)計方案實施了UVM驗證平臺各個組件的設(shè)計工作。在驅(qū)動器的設(shè)計過程中通過將常規(guī)在同一個線程中完成的發(fā)送讀請求和推送讀響應(yīng)操作分離在兩個線程中進(jìn)行，成功解決了待測設(shè)計外部引腳上的讀請求和讀響應(yīng)事務(wù)流信號完全獨立的技術(shù)難題。另外，記分板一般采用順序比對思路進(jìn)行設(shè)計，本次課題所設(shè)計的記分板不僅實現(xiàn)了亂序“Out-Of-Order”自

4、動比對功能，同時還兼具了常規(guī)的順序自動比對功能。這兩點是本次課題研究的技術(shù)亮點和技術(shù)創(chuàng)新之處。驗證結(jié)果表明，基于UVM的RapidIO交換機芯片的驗證平臺代碼覆蓋率達(dá)到了95.19％、功能覆蓋率達(dá)到了100.00％，完全滿足了設(shè)計要求。
　　實踐證明，利用本次課題設(shè)計的UVM驗證平臺開展RapidIO交換機芯片的功能驗證工作大大地縮短了該款芯片的驗證周期，提高了驗證效率。同時也為實習(xí)所在公司后續(xù)項目的UVM驗證平臺研究提供了一定的