基于SCR的高壓集成電路ESD防護(hù)研究與設(shè)計(jì).pdf

1、靜電放電(Electro Static Discharge簡稱ESD)已經(jīng)成為集成電路(IC)芯片失效的主要原因之一，盡管國內(nèi)外對低壓集成電路ESD防護(hù)的研究已日趨成熟，但是對高壓集成電路的研究仍處于起步階段，并且高壓集成電路通常處于大電壓、大電流等極其惡劣的環(huán)境中，往往對ESD防護(hù)器件的維持電壓要求比較苛刻，而且常規(guī)的ESD保護(hù)器件在高壓集成電路中極易出現(xiàn)誤觸發(fā)、類閂鎖、魯棒性不足等問題，這更加劇了高壓集成電路ESD防護(hù)設(shè)計(jì)的困難。鑒

2、于此，本文的主要設(shè)計(jì)目標(biāo)是提高ESD防護(hù)器件的維持電壓，設(shè)計(jì)出具有高維持電壓、防閂鎖的ESD防護(hù)器件，以滿足高壓集成電路的ESD防護(hù)需求。
　　本文的主要工作及研究成果如下:
　　1、本文研究了ESD防護(hù)的基本理論知識(shí)，包括ESD測試模型、ESD的測試方法、ESD防護(hù)器件的設(shè)計(jì)窗口以及理想狀態(tài)下ESD防護(hù)器件的特性。本文結(jié)合Sentaurus TCAD仿真工具對二極管、BJT、MOSFET、SCR的工作原理及性能進(jìn)行深入研究

3、、分析與優(yōu)化，對比了各ESD防護(hù)器件的優(yōu)缺點(diǎn)及適用范圍。
　　2、為了滿足高壓集成電路對ESD防護(hù)器件高維持電壓的設(shè)計(jì)要求，本文對傳統(tǒng)SCR器件維持電壓過低的問題進(jìn)行結(jié)構(gòu)優(yōu)化設(shè)計(jì)，提出了一種具有高維持電壓的SCR器件結(jié)構(gòu)(High Holding Voltage SCR簡稱HHVSCR)，該結(jié)構(gòu)通過抑制SCR結(jié)構(gòu)自身固有的正反饋?zhàn)⑷霗C(jī)制來提高SCR的維持電壓，Sentaurus TCAD仿真結(jié)果表明在相同的器件面積下HHVSCR的

4、維持電壓可以從1.88V提高至12V，對觸發(fā)電壓基本沒影響，并且HHVSCR的維持電壓隨NIL層的深度增大而增大。
　　3、為了提高ESD防護(hù)器件的維持電壓，本文最后還提出一種堆疊式的HHVSCR結(jié)構(gòu)，采用堆疊方法的前提是要求堆疊單元具有淺回滯特性，故本文對HHVSCR結(jié)構(gòu)的性能先進(jìn)一步的優(yōu)化，通過在陰極N+區(qū)域下添加一個(gè)重?fù)诫s的P型注入層(PIL)來進(jìn)一步提高HHVSCR的維持電壓，TCAD仿真結(jié)果表明優(yōu)化后的HHVSCR的回滯