多路數(shù)?；旌像R達(dá)驅(qū)動芯片測試技術(shù)開發(fā)及實(shí)現(xiàn).pdf

1、目錄摘要................................................................................................……，.....……，...……1Abstract..................……，..........................................................................

2、.................……1第一章緒論............................................................................................................……31.1.馬達(dá)驅(qū)動芯片工作原理和應(yīng)用...............................................................……31

3、.2.集成電路測試重要性......……，................................................……，…，.......……51.3.Multisite并行測試的背景意義...............................................................……61.5.各章節(jié)安排.......................................

4、......................................……，...........……8第二章多路馬達(dá)驅(qū)動芯片和自動測試系統(tǒng)......................................……，..…，.....……92.1.多通道馬達(dá)驅(qū)動芯片AT5566.................................................................……92.1.1.A

5、T5566芯片特點(diǎn)和管腳定義..................……，...............................……92.1.2.AI，5566方框圖................................................................................……92.1.4.AI…5566典型應(yīng)用...................................

6、.......................................……122.2.半導(dǎo)體測試.............................................................................................……142.2.1.半導(dǎo)體測試機(jī)原理.........................................................

7、..............……142.2.2.自動測試設(shè)備(Al，E)AST20O0................................................……222.2.3.主要板卡介紹..............……，..........................................................……252.3.小結(jié)............................

8、.............................................................................……28第三章測試電路設(shè)計和自動測試程序開發(fā)..................……，.............................……293.1.測試電路設(shè)計…，.............……，........……，............................

9、......……，.........……293.1.1.AT5566芯片測試規(guī)范..................................................................……293.1.2.測試流程規(guī)劃......................……，..................................................……303.1.3.測試電路設(shè)計.......

10、........................................................................……313.2.PCB版圖設(shè)計.........................................................................................……333.2.1.PCB板卡的結(jié)構(gòu)設(shè)計定義..……，.................

11、.................................……333.2.2.PCB版圖布線.................……，..............................……，..................……333.2.3.測試電路PCB板.................................……，.................................……343.3.測試程序

12、開發(fā)....................................................................................……，.…353.3.1.測試程序流程圖...........................................................................……353.3.2.主要測試程序.......................

13、........................................................……363.4.小結(jié)........……，..........................................................................................……44第四章GRR測試和分析......................................

14、..............................................……454.1.GRR檢測介紹........................................................................................……45摘要低功率的多路馬達(dá)驅(qū)動芯片目前主要應(yīng)用于數(shù)碼相機(jī)中。其具有多通道和多模式驅(qū)動能力，在實(shí)際應(yīng)用中只需一顆芯片就可以驅(qū)動數(shù)碼相機(jī)中的多個

15、微型馬達(dá)來分別用于控制相機(jī)中的鏡頭焦距變化、對拍攝對象高速且精準(zhǔn)對焦以及控制數(shù)碼相機(jī)快門的開關(guān)等。由此可見多路馬達(dá)驅(qū)動芯片可以為數(shù)碼相機(jī)帶來更小的體積、更多的功能和更低的功耗。因此在目前的消費(fèi)類電子中，其受到很多廠商的青睞，有著很大的需求量。然而隨著芯片集成度的提高和功能復(fù)雜性的提升，也為芯片測試帶來了新的挑戰(zhàn)。在實(shí)際芯片測試中，由于多路馬達(dá)驅(qū)動芯片的管腳數(shù)多、功能復(fù)雜從而導(dǎo)致測試時間相對較長。由此直接帶來的問題就是測試成本的上升。目前

16、在半導(dǎo)體芯片測試中主要由通過并行測試來減少測試時間從而降低測試成本。并行測試指的是自動測試機(jī)在同一時間內(nèi)完成多顆芯片的測試。理論上來講m顆芯片并行測試就能將測試效率提高m倍，相對一顆芯片而言其測試時間就減少到原來的lm。本論文主要基于并行測試來研究和開發(fā)多路馬達(dá)驅(qū)動芯片測試方案。針對芯片的規(guī)范和實(shí)際應(yīng)用的可行性，采用了國產(chǎn)的測試設(shè)備，同時選擇了4個sites來并行測試。因?yàn)楫?dāng)并行測試數(shù)量大于4Sites，對測試設(shè)備性能和分選機(jī)的要求也會

17、大幅度隨之提高，增加了測試設(shè)備的成本。而且site數(shù)量越多，相對整個測試的系統(tǒng)來看穩(wěn)定性也會相對變差更容易出錯。而在測試電路方面，設(shè)計了分塊式的測試電路板并對每個site采用了獨(dú)立電源供電。這樣的設(shè)計可以簡化設(shè)計難度、降低干擾和減少測試電路板的大小。并且在電路的布線上通過屏蔽線和阻抗匹配電阻改善了數(shù)字信號的失真。在程序方面通過函數(shù)定義和調(diào)用減少了整個測試程序的冗余，降低了測試時間。最后通過GRR驗(yàn)證來確定整個測試系統(tǒng)的穩(wěn)定和可靠性最終通