電工電子技術(shù)基礎(chǔ)組合邏輯電路

1、,,,,,,,,,,,電工電子技術(shù)基礎(chǔ),,第1O章 組合邏輯電路,學(xué)習(xí)要點(diǎn)二進(jìn)制、二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換邏輯代數(shù)的公式與定理、邏輯函數(shù)化簡邏輯門電路的邏輯符號(hào)及邏輯功能組合電路的分析方法和設(shè)計(jì)方法典型組合邏輯電路的功能,第1O章 組合邏輯電路,10.1 數(shù)字電路概述10.2 邏輯門電路10.3 邏輯函數(shù)及其化簡10.4 組合邏輯電路的分析與設(shè)計(jì)10.5 組合邏輯部件,10.1 數(shù)字

2、電路概述,10.1.1 數(shù)字信號(hào)與數(shù)字電路,,模擬信號(hào)：在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。,數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的（即離散的）信號(hào)。,u,u,,模擬信號(hào)波形,數(shù)字信號(hào)波形,t,t,,對模擬信號(hào)進(jìn)行傳輸、處理的電子線路稱為模擬電路。,對數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。,,,,,（1）工作信號(hào)是二進(jìn)制的數(shù)字信號(hào)，在時(shí)間上和數(shù)值上是離散的（不連續(xù)），反映在電路上就是低電平和高電平兩種狀態(tài)（即0和1兩個(gè)邏輯值）。（2）

3、在數(shù)字電路中，研究的主要問題是電路的邏輯功能，即輸入信號(hào)的狀態(tài)和輸出信號(hào)的狀態(tài)之間的邏輯關(guān)系。 （3）對組成數(shù)字電路的元器件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分0和1兩種狀態(tài)即可。,數(shù)字電路的特點(diǎn),（1）進(jìn)位制：表示數(shù)時(shí)，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計(jì)數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡稱進(jìn)位制。,10.1.2 數(shù)制與編碼,,（2）基 數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制

4、中可能用到的數(shù)碼個(gè)數(shù)。,（3） 位 權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對應(yīng)著該位上的數(shù)碼乘上一個(gè)固定的數(shù)，這個(gè)固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個(gè)冪。,,,1、數(shù)制,數(shù)碼為：0～9；基數(shù)是10。運(yùn)算規(guī)律：逢十進(jìn)一，即：9＋1＝10。十進(jìn)制數(shù)的權(quán)展開式：,(1)、十進(jìn)制,５?。怠。怠。?５×１０３＝５０００,５×１０２＝　５００,５×１０１＝　?。担?５×１００＝　　?。?,,,

5、,,＝５５５５,103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。,同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。,＋,任意一個(gè)十進(jìn)制數(shù)都可以表示為各個(gè)數(shù)位上的數(shù)碼與其對應(yīng)的權(quán)的乘積之和，稱權(quán)展開式。,即：(5555)10＝5×103 ＋5×102＋5×101＋5×100,又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×1

6、0－1＋4 ×10－2,(2)、二進(jìn)制,數(shù)碼為：0、1；基數(shù)是2。運(yùn)算規(guī)律：逢二進(jìn)一，即：1＋1＝10。二進(jìn)制數(shù)的權(quán)展開式：如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2 ?。?5.25)10,加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0.0=0， 0.1=0 ，1.0=0，1.1=1,運(yùn)算規(guī)則,各數(shù)位的權(quán)是

7、２的冪,,,,,,,二進(jìn)制數(shù)只有0和1兩個(gè)數(shù)碼，它的每一位都可以用電子元件來實(shí)現(xiàn)，且運(yùn)算規(guī)則簡單，相應(yīng)的運(yùn)算電路也容易實(shí)現(xiàn)。,數(shù)碼為：0～7；基數(shù)是8。運(yùn)算規(guī)律：逢八進(jìn)一，即：7＋1＝10。八進(jìn)制數(shù)的權(quán)展開式：如：(207.04)10＝ 2×82 ＋0×81＋7×80＋0×8－1＋4 ×8－2 ＝(135.0625)10,(3)、八進(jìn)制,(4)、十

8、六進(jìn)制,數(shù)碼為：0～9、A～F；基數(shù)是16。運(yùn)算規(guī)律：逢十六進(jìn)一，即：F＋1＝10。十六進(jìn)制數(shù)的權(quán)展開式：如：(D8.A)2＝ 13×161 ＋8×160＋10 ×16－1＝(216.625)10,各數(shù)位的權(quán)是8的冪,,,,,,各數(shù)位的權(quán)是16的冪,,,,結(jié)論,①一般地，N進(jìn)制需要用到N個(gè)數(shù)碼，基數(shù)是N；運(yùn)算規(guī)律為逢N進(jìn)一。②如果一個(gè)N進(jìn)制數(shù)M包含ｎ位整數(shù)和ｍ位小數(shù)，即

9、 (an-1 an-2 … a1 a0 · a－1 a－2 … a－m)2則該數(shù)的權(quán)展開式為：(M)2 ＝ an-1×Nn-1 ＋ an-2 ×Nn-2 ＋ … ＋a1×N1＋ a0 ×N0＋a－1 ×N-1＋a－2 ×N-2＋… ＋a－m×N-m

10、 ③由權(quán)展開式很容易將一個(gè)N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。,數(shù)制轉(zhuǎn)換,（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)： 將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。,將N進(jìn)制數(shù)按權(quán)展開，即可以轉(zhuǎn)換為十進(jìn)制數(shù)。,(1)、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換,1 1 0 1 0 1 0 . 0 1,,,0 0,0,,＝ (152.2)8,（2）八進(jìn)制數(shù)轉(zhuǎn)換為二

11、進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。,= 011 111 100 . 010 110,,,(374.26)8,(2)、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換,1 1 1 0 1 0 1 0 0 . 0 1 1,,,0 0 0,0,,＝ (1D4.6)16,= 1010 1111 0100 . 0111 0110,(AF4.76)16,二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制

12、數(shù)對應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。,(3)、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù),采用的方法 — 基數(shù)連除、連乘法原理：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。 整數(shù)部分采用基數(shù)連除法，小數(shù)部分 采用基數(shù)連乘法。轉(zhuǎn)換后再合并。,,整數(shù)部分采用基數(shù)連除法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。,小數(shù)部分采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。,所以：(44.375)10＝(101100.011)2,,

13、,采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。,用一定位數(shù)的二進(jìn)制數(shù)來表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息稱為編碼。,用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。,,,數(shù)字系統(tǒng)只能識(shí)別0和1，怎樣才能表示更多的數(shù)碼、符號(hào)、字母呢？用編碼可以解決此問題。,二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2b1b0來表示十進(jìn)制數(shù)中的 0 ~ 9 十個(gè)數(shù)碼。簡稱BCD碼。,,2421碼的權(quán)值依次為2、4、2、1；余3碼由84

14、21碼加0011得到；格雷碼是一種循環(huán)碼，其特點(diǎn)是任何相鄰的兩個(gè)碼字，僅有一位代碼不同，其它位相同。,用四位自然二進(jìn)制碼中的前十個(gè)碼字來表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱8421 BCD碼。,2、編碼,10.2 邏輯門電路,獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。,邏輯0和1： 電子電路中用高、低電平來表示。,邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡稱門電路。

15、,,,,基本和常用門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。,10.2.1 基本邏輯關(guān)系及其門電路,1、與邏輯和與門電路,當(dāng)決定某事件的全部條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生，這種因果關(guān)系叫做與邏輯。實(shí)現(xiàn)與邏輯關(guān)系的電路稱為與門。,F=AB,與門的邏輯功能可概括為：輸入有0，輸出為0；輸入全1，輸出為1。,F=AB,邏輯與（邏輯乘）的運(yùn)算規(guī)則為：,與門的輸入端可以有多個(gè)。下圖為一個(gè)三輸入與門電路的輸入信號(hào)A、

16、B、C和輸出信號(hào)F的波形圖。,2、或邏輯和或門電路,在決定某事件的條件中，只要任一條件具備，事件就會(huì)發(fā)生，這種因果關(guān)系叫做或邏輯。實(shí)現(xiàn)或邏輯關(guān)系的電路稱為或門。,F=A+B,或門的邏輯功能可概括為：輸入有1，輸出為1；輸入全0，輸出為0。,F=A+B,邏輯或（邏輯加）的運(yùn)算規(guī)則為：,或門的輸入端也可以有多個(gè)。下圖為一個(gè)三輸入或門電路的輸入信號(hào)A、B、C和輸出信號(hào)F的波形圖。,3、非邏輯和非門電路,決定某事件的條件只有一個(gè)，當(dāng)條件出現(xiàn)時(shí)

17、事件不發(fā)生，而條件不出現(xiàn)時(shí)，事件發(fā)生，這種因果關(guān)系叫做非邏輯。實(shí)現(xiàn)非邏輯關(guān)系的電路稱為非門，也稱反相器。,輸入A為高電平1(3V)時(shí)，三極管飽和導(dǎo)通，輸出F為低電平0（0V)；輸入A為低電平0(0V)時(shí)，三極管截止，輸出F為高電平1（3V)。,邏輯非（邏輯反）的運(yùn)算規(guī)則為：,4、復(fù)合門電路,將與門、或門、非門組合起來，可以構(gòu)成多種復(fù)合門電路。,由與門和非門構(gòu)成與非門。,（1）與非門,與非門的邏輯功能可概括為：輸入有0，輸出為1；輸入全

18、1，輸出為0。,由或門和非門構(gòu)成或非門。,（2）或非門,或非門的邏輯功能可概括為：輸入有1，輸出為0；輸入全0，輸出為1。,10.2.2 集成門電路,1、TTL與非門,①輸入信號(hào)不全為1：如uA=0.3V， uB=3.6V,,1V,,,,則uB1=0.3+0.7=1V，V2、V5截止，V3、V4導(dǎo)通,忽略iB3，輸出端的電位為：,輸出F為高電平1。,uF≈5―0.7―0.7＝3.6V,②輸入信號(hào)全為1：如uA=uB=3.6V,,2.1

19、V,,,,則uB1=2.1V，V2、V5導(dǎo)通，V3、V4截止,輸出端的電位為：,uF=UCES＝0.3V,輸出F為低電平0。,功能表,真值表,邏輯表達(dá)式：,輸入有0，輸出為1；輸入全1，輸出為0。,內(nèi)含4個(gè)兩輸入端的與非門，電源線及地線公用。,內(nèi)含兩個(gè)4輸入端的與非門，電源線及地線公用。,2、CMOS門電路,（1）uA＝0V時(shí)，VN截止，VP導(dǎo)通。輸出電壓uF＝VDD＝10V。（2）uA＝10V時(shí)，VN導(dǎo)通，VP截止。輸出電壓uF

20、＝0V。,CMOS非門,CMOS與非門,①A、B當(dāng)中有一個(gè)或全為低電平0時(shí)，VN1、VN2中有一個(gè)或全部截止，VP1、VP2中有一個(gè)或全部導(dǎo)通，輸出F為高電平1。,②只有當(dāng)輸入A、B全為高電平1時(shí)，VN1和VN2才會(huì)都導(dǎo)通，VP1和VP2才會(huì)都截止，輸出F才會(huì)為低電平0。,CMOS或非門,①只要輸入A、B當(dāng)中有一個(gè)或全為高電平1，VP1、VP2中有一個(gè)或全部截止，VN1、VN2中有一個(gè)或全部導(dǎo)通，輸出F為低電平0。,②只有當(dāng)A、B全為低

21、電平0時(shí)，VP1和VP2才會(huì)都導(dǎo)通，VN1和VN2才會(huì)都截止，輸出F才會(huì)為高電平1。,10.3 邏輯函數(shù)及其化簡,將門電路按照一定的規(guī)律連接起來，可以組成具有各種邏輯功能的邏輯電路。分析和設(shè)計(jì)邏輯電路的數(shù)學(xué)工具是邏輯代數(shù)（又叫布爾代數(shù)或開關(guān)代數(shù)）。邏輯代數(shù)具有3種基本運(yùn)算：與運(yùn)算（邏輯乘）、或運(yùn)算（邏輯加）和非運(yùn)算（邏輯非）。,10.3.1 邏輯代數(shù)的公式和定理,（2）基本運(yùn)算,（1）常量之間的關(guān)系,分別令A(yù)=0及A=1代入這些公

22、式，即可證明它們的正確性。,（3）基本定理,利用真值表很容易證明這些公式的正確性。如證明A·B=B·A：,(A+B)(A+C)=AA+AB+AC+BC,分配率A(B+C)=AB+AC,=A+AB+AC+BC,AA=A,=A(1+B+C)+BC,分配率A(B+C)=AB+AC,=A+BC,A+1=1,證明分配率：A+BA=(A+B)(A+C),證明：,,,,分配率A+BC=(A+B)(A+C),A·1=1,,

23、邏輯函數(shù)有5種表示形式：真值表、邏輯表達(dá)式、卡諾圖、邏輯圖和波形圖。只要知道其中一種表示形式，就可轉(zhuǎn)換為其它幾種表示形式。,10.3.2 邏輯函數(shù)的表示方法,1、真值表,真值表：是由變量的所有可能取值組合及其對應(yīng)的函數(shù)值所構(gòu)成的表格。,真值表列寫方法：每一個(gè)變量均有0、1兩種取值，n個(gè)變量共有2i種不同的取值，將這2i種不同的取值按順序（一般按二進(jìn)制遞增規(guī)律）排列起來，同時(shí)在相應(yīng)位置上填入函數(shù)的值，便可得到邏輯函數(shù)的真值表。,,,例如

24、：當(dāng)A、B取值相同時(shí)，函數(shù)值為0；否則，函數(shù)取值為1。,,2、邏輯表達(dá)式,邏輯表達(dá)式：是由邏輯變量和與、或、非3種運(yùn)算符連接起來所構(gòu)成的式子。,,,3、邏輯圖,邏輯圖：是由表示邏輯運(yùn)算的邏輯符號(hào)所構(gòu)成的圖形。,,F＝ＡＢ＋ＢＣ,ＡＢ,ＢＣ,4、波形圖,波形圖：是由輸入變量的所有可能取值組合的高、低電平及其對應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。,,F＝ＡＢ＋ＢＣ,０　０?。啊。?０?。啊。薄。?０?。薄。啊。?０?。薄。薄。?１?。啊?/p>

25、０?。?１?。啊。薄。?１?。薄。啊。?１　１?。薄。?０　０?。啊。?,,,,F,,,,10.3.3 邏輯函數(shù)的化簡,若兩個(gè)乘積項(xiàng)中分別包含同一個(gè)因子的原變量和反變量，而其他因子都相同時(shí)，則這兩項(xiàng)可以合并成一項(xiàng)，并消去互為反變量的因子。,,運(yùn)用摩根定律,,,,,運(yùn)用分配律,,,,,,運(yùn)用分配律,邏輯函數(shù)化簡的意義：邏輯表達(dá)式越簡單，實(shí)現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。,如果乘積項(xiàng)是另外一個(gè)乘積項(xiàng)的因子，則這另外一個(gè)乘積項(xiàng)是多余的

26、。,,,,,運(yùn)用摩根定律,利用公式Ａ＋ＡＢ＝Ａ，消去多余的項(xiàng)。,,,,,,如果一個(gè)乘積項(xiàng)的反是另一個(gè)乘積項(xiàng)的因子，則這個(gè)因子是多余的。,利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項(xiàng)配上其所缺的變量，以便用其它方法進(jìn)行化簡。,,,,利用公式Ａ＋Ａ＝Ａ，為某項(xiàng)配上其所能合并的項(xiàng)。,,,組合邏輯電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中無反饋環(huán)路（無記憶）。,10.4 組合邏輯電路的分析與設(shè)計(jì),10.4.1 組合邏輯電路的分析,邏輯

27、圖,邏輯表達(dá)式,,,1,1,,最簡與或表達(dá)式,化簡,2,,,2,從輸入到輸出逐級寫出,最簡與或表達(dá)式,,3,真值表,,3,,4,電路的邏輯功能,當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。,,4,邏輯圖,邏輯表達(dá)式,例：,最簡與或表達(dá)式,真值表,用與非門實(shí)現(xiàn),電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B

28、中只要一個(gè)為0，Y=1；A、B全為1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。,電路的邏輯功能,10.4.2 組合邏輯電路的設(shè)計(jì),真值表,電路功能描述,,例：用與非門設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有紅、綠、黃3種，3種燈分別單獨(dú)工作或黃、綠燈同時(shí)工作時(shí)屬正常情況，其他情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。,設(shè)紅、綠、黃燈分別用A、B、C表示，燈亮?xí)r其值為1，燈滅時(shí)其值為0；輸出報(bào)警信號(hào)用F表示，燈正常工作時(shí)其值為0

29、，燈出現(xiàn)故障時(shí)其值為1。根據(jù)邏輯要求列出真值表。,,1,窮舉法,1,,2,邏輯表達(dá)式,,最簡與或表達(dá)式,化簡,3,,2,,4,邏輯變換,,,3,4,,5,邏輯電路圖,,5,真值表,電路功能描述,,例：用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。,設(shè)主裁判為變量A，副裁

30、判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。,,1,窮舉法,1,,2,,2,邏輯表達(dá)式,,3,最簡與或表達(dá)式,化簡,4,,5,邏輯變換,,邏輯電路圖,,3,,化簡,4,5,,10.5 組合邏輯電路部件,組合邏輯部件是指具有某種邏輯功能的中規(guī)模集成組合邏輯電路芯片。常用的組合邏輯部件有加法器、數(shù)值比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。,1、半加器,10.5.1 加法器,能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求

31、得和及進(jìn)位的邏輯電路稱為半加器。,,,,,加數(shù),,本位的和,向高位的進(jìn)位,,,2、全加器,能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。,,Ai、Bi：加數(shù)， Ci-1：低位來的進(jìn)位，Si：本位的和， Ci：向高位的進(jìn)位。,全加器的邏輯圖和邏輯符號(hào),實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。,串行進(jìn)位加法器,,構(gòu)成：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全

32、加器的進(jìn)位輸入。,特點(diǎn)：進(jìn)位信號(hào)是由低位向高位逐級傳遞的，速度不高。,為了提高運(yùn)算速度，在邏輯設(shè)計(jì)上采用超前進(jìn)位的方法，即每一位的進(jìn)位根據(jù)各位的輸入同時(shí)預(yù)先形成，而不需要等到低位的進(jìn)位送來后才形成，這種結(jié)構(gòu)的多位數(shù)加法器稱為超前進(jìn)位加法器。,10.5.2 數(shù)值比較器,用來完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器。,,設(shè)A＞B時(shí)L1＝1；A＜B時(shí)L2＝1；A＝B時(shí)L3＝1。得1位數(shù)值比較器的真值表。,1位數(shù)值比較器,邏輯表達(dá)

33、式,邏輯圖,10.5.3 編碼器,實(shí)現(xiàn)編碼操作的電路稱為編碼器。,,1、3位二進(jìn)制編碼器,輸入8個(gè)互斥的信號(hào)輸出3位二進(jìn)制代碼,真值表,邏輯表達(dá)式,邏輯圖,2、8421 碼編碼器,輸入10個(gè)互斥的數(shù)碼輸出4位二進(jìn)制代碼,真值表,邏輯表達(dá)式,邏輯圖,3、3位二進(jìn)制優(yōu)先編碼器,在優(yōu)先編碼器中優(yōu)先級別高的信號(hào)排斥級別低的，即具有單方面排斥的特性。設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。,真值表,邏輯表達(dá)式,邏輯圖,8線-3線優(yōu)

34、先編碼器,如果要求輸出、輸入均為反變量，則只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。,10.5.4 譯碼器,把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。,,設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。,二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。,1、二進(jìn)制譯碼器,3位二進(jìn)制譯碼器,真

35、值表,輸入：3位二進(jìn)制代碼輸出：8個(gè)互斥的信號(hào),邏輯表達(dá)式,邏輯圖,電路特點(diǎn)：與門組成的陣列,二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對應(yīng)的10個(gè)信號(hào)，用Y9～Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。,2、8421 碼譯碼器,把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)的電路，稱為二-十進(jìn)制譯碼器。,,,真值

36、表,邏輯表達(dá)式,邏輯圖,3、顯示譯碼器,數(shù)碼顯示器,用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。,,b=c=f=g=1，a=d=e=0時(shí),c=d=e=f=g=1，a=b=0時(shí),共陰極,顯示譯碼器真值表,真值表僅適用于共陰極LED,10.5.5 4選1數(shù)據(jù)選擇器,真值表,邏輯表達(dá)式,,地址變量,,輸入數(shù)據(jù),,,由地址碼決定從４路輸入中選擇哪１路輸出。,邏輯圖,