基于StarFabric總線的實時信號處理卡設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩72頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著航空電子系統(tǒng)的任務(wù)量日益龐大,系統(tǒng)對信號處理的要求越來越高,其中包括大容量的數(shù)據(jù)、高度復(fù)雜的算法和實時運算速度。因此,基于高速傳輸總線技術(shù)的實時信號處理系統(tǒng)的研究、設(shè)計及實現(xiàn)對目前的航空電子系統(tǒng)的發(fā)展具有非常重要的現(xiàn)實意義。 本文主要針對航空電子系統(tǒng)中多種機(jī)載傳感器的實時信號處理而設(shè)計,其設(shè)計的關(guān)鍵是:實現(xiàn)高速的數(shù)據(jù)傳輸能力和強(qiáng)大的信號處理能力。為了實現(xiàn)這一目標(biāo),本設(shè)計采用基于StarFabric總線的分布式多DSP并行處理

2、結(jié)構(gòu),通過采用StarFabric交換互聯(lián)技術(shù)來解決板間大數(shù)據(jù)量通信,利用多個DSP并行處理來實現(xiàn)強(qiáng)信號處理能力。 信號處理卡的完整設(shè)計流程包括方案設(shè)計、原理圖設(shè)計、PCB設(shè)計、FPGA邏輯設(shè)計與調(diào)試、DSP底層程序開發(fā)與調(diào)試等。本文主要完成了以下工作: 首先,本文完成了基于StarFabric總線的實時信號處理卡的原理圖設(shè)計,主要包括DSP、FPGA、SDRAM、DPRAM、FLASH、CPCI接口電路、StarFab

3、ric接口電路、JTAG電路、電源電路以及時鐘電路等。 其次,本文利用TI公司的DSP集成開發(fā)環(huán)境CCS完成了信號處理卡的DSP底層程序設(shè)計與開發(fā),并通過與綜合化核心處理機(jī)(ICP)中的數(shù)據(jù)處理模塊之間的通信且在FPGA邏輯的配合下完成了DSP底層程序的調(diào)試工作,實現(xiàn)了板內(nèi)各DSP之間的全互連通信以及DSP與外部模塊之間的兩條通信鏈路。 最后,本文在此信號處理卡上實現(xiàn)了合成孔徑雷達(dá)RD成像算法,獲得了成像結(jié)果,驗證了本信

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論