版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、AVS是我國(guó)自主創(chuàng)新戰(zhàn)略的一個(gè)典型。從2002年開始,以AVS標(biāo)準(zhǔn)工作組的方式,組織了國(guó)內(nèi)外兩百多家單位、一千多人的隊(duì)伍開展聯(lián)合創(chuàng)新,制定了配套的數(shù)字音視頻信源編碼標(biāo)準(zhǔn),成為我國(guó)數(shù)字音視頻產(chǎn)業(yè)“由大變強(qiáng)”的重要支柱。
但是,在嵌入式系統(tǒng)當(dāng)中,由于系統(tǒng)性能受嵌入式微處理器性能的制約,處理器的處理速度不可能像一般電腦那么快。視頻解碼不能全部通過軟件解碼來實(shí)現(xiàn)。因此,必須將部分解碼過程以硬件實(shí)現(xiàn)。本文研究了項(xiàng)目中AVS的幀內(nèi)亮度預(yù)測(cè)
2、硬件化設(shè)計(jì)。
本文介紹了AVS視頻編解碼標(biāo)準(zhǔn),重點(diǎn)介紹了AVS視頻編解碼的幀內(nèi)預(yù)測(cè)部分。基于嵌入式Nios處理器和Avalon總線的SOPC硬件平臺(tái)進(jìn)行仿真測(cè)試,在該平臺(tái)上實(shí)現(xiàn)了AVS視頻解碼幀內(nèi)亮度預(yù)測(cè)IP模塊的硬件化設(shè)計(jì)與驗(yàn)證仿真。
嵌入式AVS視頻編解碼的幀內(nèi)預(yù)測(cè)硬件IP模塊,用Verilog語(yǔ)言進(jìn)行硬件設(shè)計(jì),開發(fā)環(huán)境為Quartus II。用Modelsim進(jìn)行仿真。設(shè)計(jì)了一個(gè)能夠通過Avalon總線訪問存儲(chǔ)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- AVS幀內(nèi)預(yù)測(cè)解碼算法的硬件化設(shè)計(jì)與驗(yàn)證.pdf
- AVS視頻編碼中幀內(nèi)預(yù)測(cè)模塊的硬件實(shí)現(xiàn).pdf
- 基于ESL設(shè)計(jì)的AVS解碼器SoC設(shè)計(jì)與幀內(nèi)預(yù)測(cè)硬件實(shí)現(xiàn).pdf
- h.264及avs解碼中幀內(nèi)預(yù)測(cè)的硬件設(shè)計(jì)和asic實(shí)現(xiàn)
- h.264與avs雙模視頻解碼芯片中幀內(nèi)預(yù)測(cè)模塊的設(shè)計(jì)
- AVS解碼器幀內(nèi)預(yù)測(cè)和環(huán)路濾波器硬件設(shè)計(jì)與實(shí)現(xiàn).pdf
- HEVC幀內(nèi)預(yù)測(cè)模塊硬件設(shè)計(jì)研究.pdf
- AVS-s視頻編碼器幀內(nèi)預(yù)測(cè)模塊和變換量化模塊硬件設(shè)計(jì).pdf
- AVS幀間解碼IP軟核的研究與設(shè)計(jì).pdf
- AVS解碼器幀內(nèi)預(yù)測(cè)和去塊濾波的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于h.264的幀內(nèi)預(yù)測(cè)解碼器ip核的設(shè)計(jì)
- h.264解碼器幀內(nèi)預(yù)測(cè)的硬件設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的AVS解碼器幀內(nèi)預(yù)測(cè)和環(huán)路濾波的研究與設(shè)計(jì).pdf
- 多模視頻解碼芯片中幀內(nèi)預(yù)測(cè)模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- HEVC幀內(nèi)預(yù)測(cè)單元的硬件設(shè)計(jì).pdf
- VP8解碼算法研究及幀內(nèi)預(yù)測(cè)硬件實(shí)現(xiàn).pdf
- AVS標(biāo)準(zhǔn)的幀內(nèi)預(yù)測(cè)技術(shù)研究.pdf
- h.264幀內(nèi)預(yù)測(cè)解碼器的優(yōu)化與硬件實(shí)現(xiàn)
- AVS編碼器中幀內(nèi)預(yù)測(cè)與環(huán)路濾波模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- AVS幀內(nèi)預(yù)測(cè)算法的研究與優(yōu)化.pdf
評(píng)論
0/150
提交評(píng)論