高分辨率圖像采集與疊加卡的設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁,還剩51頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、本文在分析了國內(nèi)、外圖形圖像疊加顯示系統(tǒng)的基礎(chǔ)上,確定了該系統(tǒng)的核心技術(shù)為高分辨率圖像采集及疊加卡的設(shè)計(jì),明確了設(shè)計(jì)的技術(shù)指標(biāo)。在綜合分析了模擬疊加和數(shù)字疊加技術(shù)方案的特點(diǎn)后,確定采用模擬疊加的技術(shù)方案。自行設(shè)計(jì)的高分辨率圖像采集及疊加卡的關(guān)鍵技術(shù),按功能劃分為輸入模塊、存儲模塊、輸出模塊、控制模塊等四個部分。其中,重點(diǎn)介紹了輸入模塊的AGC技術(shù)、存儲模塊的VRAM讀寫控制技術(shù)、輸出模塊的高速D/A變換控制技術(shù)等核心技術(shù)。高分辨率圖像采

2、集及疊加卡的全部邏輯控制采用了FPGA設(shè)計(jì)技術(shù)。在分析了邏輯控制的時鐘頻率、存儲容量、控制的復(fù)雜度的基礎(chǔ)上選用了高端的Xilinx公司的VirtexⅡ系列FPGA產(chǎn)品。綜合采用硬件描述語言設(shè)計(jì)、邏輯圖輸入設(shè)計(jì)的方法完成了全部邏輯控制。特別提出的是同步時鐘應(yīng)用于全部邏輯控制中,消除了高速時鐘設(shè)計(jì)中容易出現(xiàn)的競爭與冒險(xiǎn)的隱患。為了實(shí)現(xiàn)與平臺無關(guān)及方便移植,高分辨率圖像采集及疊加卡采用單片機(jī)完成全部軟件初始化及人機(jī)交互等功能,并選擇了單片機(jī)用

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論