基于VME總線的多處理器運(yùn)動控制卡.pdf_第1頁
已閱讀1頁,還剩75頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、超精密運(yùn)動控制是光刻機(jī)的核心技術(shù)之一,本文結(jié)合國家重大科技專項課題《雙工件臺運(yùn)動控制系統(tǒng)硬件研發(fā)》的研究工作,對基于 VME總線的多處理器運(yùn)動控制卡進(jìn)行了研制與實踐。
  分析了雙工件臺超精密同步運(yùn)動控制需求,研究了光刻運(yùn)動過程中各子系統(tǒng)間的相互關(guān)系;對常用的計算機(jī)總線:ISA總線、PCI總線、VME總線等進(jìn)行了比較分析,對適用于工業(yè)控制的微處理器:單片機(jī)、ARM、DSP、FPGA等進(jìn)行了優(yōu)缺點(diǎn)對比,確立了以標(biāo)準(zhǔn) VME總線為基礎(chǔ)

2、、以 DSP+FPGA為控制核心的運(yùn)動控制卡總體結(jié)構(gòu);針對運(yùn)動控制卡具體功能需求對各個功能模塊進(jìn)行了簡要的分析。
  根據(jù)運(yùn)動控制卡總體結(jié)構(gòu)進(jìn)行詳細(xì)的硬件設(shè)計,包括:DSP外圍電路、FPGA外圍電路、VME總線接口電路、高速光纖電路、數(shù)字和模擬 IO電路、運(yùn)動控制卡供電系統(tǒng)等。在硬件電路的基礎(chǔ)上設(shè)計了三層軟件結(jié)構(gòu),利用FPGA靈活可重新配置、集成度高等優(yōu)點(diǎn)實現(xiàn)硬件接口層軟件:VME從接口邏輯、自定義總線接口邏輯、高速光纖控制器和模

3、擬 IO控制器等。DSP通過外部存儲器接口 EMIF統(tǒng)一管理FPGA控制器,實現(xiàn)了DSP+FPGA核心處理器架構(gòu)。同時,在 DSP中實現(xiàn) FLASH啟動、應(yīng)用層代碼從上位機(jī)下載、DSP底層程序等底層軟件;最后通過搭建系統(tǒng)調(diào)試平臺,對運(yùn)動控制卡功能設(shè)計的完整性和穩(wěn)定性進(jìn)行了驗證。
  本文針對超精密雙工件運(yùn)動平臺,設(shè)計了基于多總線數(shù)據(jù)傳輸?shù)亩嗵幚砥鞑⑿刑幚磉\(yùn)動控制卡,實現(xiàn)多軸納米級同步運(yùn)動控制;根據(jù)運(yùn)動控制系統(tǒng)總體架構(gòu)進(jìn)行了詳細(xì)的運(yùn)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論