金融卡SoC芯片中相關模塊的設計實現(xiàn)及驗證方法研究.pdf

1、隨著超大規(guī)模集成電路的技術不斷發(fā)展，以及國家對實現(xiàn)自主可控的信息安全機制的重視，帶有嵌入式CPU的智能卡技術日益普及，目前主要應用在銀行等領域，國內(nèi)已基本實現(xiàn)金融IC卡取代過往的磁條卡。
　　本文主要討論了金融卡SoC的整體架構設計，重點實現(xiàn)了智能卡接口模塊(SCI)及基于緩存技術的Flash加速器設計。整個SoC平臺采用基于具有自主知識產(chǎn)權的國產(chǎn)嵌入式處理器CK802作為系統(tǒng)的主控制器，遵循AMBA總線協(xié)議架構，并且出于成本及低

2、功耗方面的考慮，加入了可復用的GPIO接口以及進行低功耗調(diào)控的功耗管理模塊。
　　本文基于ISO7816協(xié)議，設計了硬件參數(shù)可配的智能卡接口模塊，由于卡片插入讀卡器后，SCI模塊將工作在兩個時鐘域之下，為了解決數(shù)據(jù)跨時鐘域傳輸容易產(chǎn)生亞穩(wěn)態(tài)的問題，針對SCI數(shù)據(jù)收發(fā)的特點設計了異步FIFO以確保金融卡與讀卡器之間的數(shù)據(jù)傳輸正確穩(wěn)定，在一些容易使跨時鐘信號產(chǎn)生亞穩(wěn)態(tài)的地方如中斷的生成，都作出了有針對性的設計。與此同時，對寄存器功能及

3、中斷行為的設定都作出了更為合理的設計，實現(xiàn)模塊參數(shù)靈活可配。
　　本文利用高速緩存技術，實現(xiàn)了Flash加速器的設計，提高了CPU對Flash存儲器的訪問效率。加速器只加速讀取指令操作，cache容量可配，可緩存區(qū)域可配，支持失效下訪問部分數(shù)據(jù)，并優(yōu)化解決了加速器中諸如cache數(shù)據(jù)通路讀寫訪問沖突等系列問題。
　　基于上述兩個模塊完成金融卡SoC系統(tǒng)的集成后，結合現(xiàn)代驗證方法學及CK系列國產(chǎn)嵌入式CPU開發(fā)平臺的特性，搭建