RFID智能卡芯片微控制器設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩81頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、本課題研究一種基于ISO14443 Type A協(xié)議的RFID智能卡芯片微控制器，該微控制器全面兼容MCS-51系列指令集，同時擁有比標準8051更高的指令執(zhí)行效率和更低的系統(tǒng)運行功耗。本課題提出了一系列優(yōu)化設(shè)計方法來提高微控制器性能，同時盡可能降低成本和功耗，主要包括：采用功能模塊復(fù)用方法，優(yōu)化微控制器系統(tǒng)結(jié)構(gòu)以降低芯片面積和實現(xiàn)成本；設(shè)計全新的高效總線時序，提高微控制器的指令執(zhí)行效率；采用門控時鐘技術(shù)來降低系統(tǒng)運行功耗；提出基于雙總

2、線外設(shè)擴展方案，增強微控制器擴展能力。
　　 本設(shè)計采用自頂向下的數(shù)字系統(tǒng)設(shè)計方法，對微控制器各個模塊逐層細化，在QuartusⅡ集成開發(fā)環(huán)境下通過Verilog HDL語言完成算術(shù)邏輯單元、程序計數(shù)器、特殊功能寄存器、譯碼控制器、定時計數(shù)器、中斷等模塊的設(shè)計，通過Modelsim進行模塊仿真和系統(tǒng)仿真，仿真通過后將整個設(shè)計在Altera公司的FPGA器件上進行綜合，布局布線和物理驗證。經(jīng)FPGA物理驗證成功之后，將該微控制器核

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論